包含基于SOI的光学部件的多个集成电路的垂直堆叠制造技术

垂直堆叠的集成电路包括至少一个ＣＭＯＳ电子集成电路（ＩＣ）、基于ＳＯＩ的光电子集成电路结构和光输入／输出耦合部件。多个金属化通路可穿过堆叠的厚度而形成，以便电气连接可在各个集成电路之间实现。能使用不同类型的光输入／输出耦合，如棱镜耦合、光栅、倒锥体等等。通过将光学和电气功能分离到独立的ＩＣ，各个ＩＣ的功能可被修改，而不需要重新设计余留的系统。通过使用具有ＣＭＯＳ电子ＩＣ的基于ＳＯＩ的光电子器件的优点，为了光耦合的目的，可暴露一部分ＳＯＩ结构以提供到波导ＳＯＩ层的进入。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及多个集成电路芯片的垂直堆叠封装装置，尤其涉及用于基 于SOI的光学部件和相关联的电子集成电路的垂直堆叠装置。
技术介绍
当今的电子集成电路(ICs)的标准CMOS光刻设计规则使用90nm的 线宽，非常可能减小至65nm及以下，也许低至约为22-32nm (或更小) 的细线宽。尽管这种较细线宽的光刻法对于电子的应用是可接受的，它对 企图在同一结构内将光学设备合并为电子器件的绝缘硅(SOI)应用提出 了问题。尤其是，在SOI结构中的隐埋氧化物对于光学应用在厚度上必须 为大约1微米(由于光学限制的原因)。然而，具有1微米厚的隐埋氧化 物导致晶片的显著弯曲，尤其是当与先进电子器件的非常细的线宽的平面 度要求相比较时。另外，对于细线宽电子器件，在基于SOI的结构中的表 面硅层非常薄。这个较薄的层导致光模(optical mode)比以前大得多，因 此为了限制的目的，需要甚至更厚的隐埋氧化物。
技术实现思路
上述问题由本专利技术进行解决，本专利技术涉及多个集成电路芯片的垂直堆 叠封装装置，尤其是，涉及用于基于SOI的光学部件和相关联的电子集成电路的垂直堆叠装置。根据本专利技术，垂直堆叠的集成电路包括至少一个CMOS电子集成电路 (IC)、基于SOI的光电子结构和光输入/输出耦合部件。多个金属化通^各 可穿过堆叠的厚度而形成，以便电连接可在各个集成电路之间实现。能使 用不同类型的光输入/输出耦合，如棱镜耦合、光栅、倒锥体、三维绝热 (adiabatic)锥体等等。本专利技术的一个方面是通过将电气部件和光电子部件分离到单独的IC, 各个IC可被独立优化，同时保持它们之间的互连。本专利技术的另一个方面是如下能力，即通过利用与基于SOI的光电子电路紧密接触的光输入/输出耦合部件，即使在存在相对复杂的电子和光电子 电路的情况下，也能够提供到该结构的直接光进入。本专利技术的其他方面和特征在下面的讨论过程期间以及通过参考附图 将变得显而易见。附图说明现在参考附图，图1在剖开的侧视图中显示了根据本专利技术形成的基于CMOS的电子器 件和基于SOI的光电子器件的典型垂直堆叠；图2显示了本专利技术的可替代的实施例，电子焊盘直接在基于SOI的光 电子集成电路上形成，以及末端布置在电子IC的下側(适合于连接至印 刷线路板)；图3显示了形成有本专利技术的垂直堆叠结构的典型的光学时钟装置。图4是本专利技术另一个实施例的等轴测视图，在这种情况下，基于SOI 的光电子集成电路布置为垂直堆叠中的底层，以及光输入/输出耦合部件包 括梯形棱镜结构。图5包含图4的实施例的备选方案的等轴测视图，在这种情况下，使 用光栅作为输入/输出耦合部件，以及多个焊料块用于提供到基于CMOS 的电子电路的电连接；图6显示了图5的装置的变化形式，其中反向锥形光学耦合器代替了 光栅；图7包含本专利技术垂直堆叠结构的典型总体结构的顶视图；图8是本专利技术另一个实施例的剖开的侧视图，在这种情况下，包括垂 直堆叠在基于SOI的光电子IC上方的多个基于COMS的电子IC。具体实施方式图1在剖开的侧视图中显示了根据本专利技术形成的典型垂直堆叠装置。 如图所示，该装置包括包含电子电路的第一集成电路(IC) 10，其中使用 传统的COMS加工技术制作IC 10。实际上，如上所描述的细线宽光刻可 用于形成IC 10中的元件。基于SOI的光电子电路12以如图1所示的方式 布置在电子IC 10的上方。如本领域所熟知的，基于SOI的电路12包括底 部硅基底14,隐埋氧化物层16和相对薄的硅表面层18 (以下称为"SOI 层")。虽然为了清楚起见没有在图1中特别说明，这层可包括需要来形成 期望的无源和有源光学器件的不同掺杂区域和/或其他子层(例如，多晶硅、 层间电介质和金属化)。对于本专利技术的这个特定的实施例，消散波耦合层 20在SOI层18的上方形成，其中消散波耦合层20可包括二氧化硅。确定 基于SOI的电路12的方向，使得硅基底14布置成与电子IC 10接触。光 输入/输出(I/O)耦合部件22与基于SOI的电路12结合使用，以将光学 信号引导入SOI层18并从SOI层18出来。在本专利技术的某些实施例中，光 I/O耦合部件22作为基于SOI的电路12的集成部分而形成(例如，直接 在SOI层18中形成的部件)。在其他情况中，光I/0耦合部件22可包括单 独的离散部件(例如，光学棱镜)。在如图l所示的特定布置中，包括多个焊盘位置28的电信号耦合区 域24在光(I/O)耦合部件22中形成，并用于提供到电子IC10的连接， 如下所述。每个焊盘28通过相关联的金属化通路30连接至在基于SOI的电路12的上表面34上形成的焊盘32。在这个实施例的可替代的装置中， 可去除电连接区域中光I/O耦合部件22的一部分，允许直接进入到焊盘 32。回来参考图1的特定实施例，多个金属化通路36穿过基于SOI的电 路12的全部厚度而形成，在电子IC 10上表面40上形成的多个触点38终 止。本领域熟知的各种技术可用于形成穿过基于硅的结构内多个层的通 路，以及IC封装技术用于芯片/晶片堆叠。本专利技术的一个方面是通过使用 光电子电路(即，基于SOI的电路12)的可兼容CMOS的结构，在与用 于形成无源和有源光学器件相同的加工步骤期间形成电触点和通路是相 对简单的。在图1的特定实施例中，看到光I/0耦合部件22包括一对棱镜耦合器 42和44。在这个装置中，光输入信号I通过输入棱镜耦合器42和消散波 耦合层20被导入SOI层18，其中光束被棱镜耦合器42适当地折射。棱镜 耦合至基于SOI的结构的完整描述可在被转让给本申请的受让人的美国公 布的申请2004/0190826中找到。如上所述，用于提供光耦合至SOI结构的 各种其他技术可用作光I/O耦合部件22,其中这些可替代的技术也与 CMOS加工技术相兼容，及可容易地在硅基底内形成。例如，光栅结构可 被蚀刻到基于SOI的电路12中，其中控制光栅栅距和周期以提供光耦合。 可替代地，反向锥形结构或三维绝热喇叭锥形元件可用于从光纤或光器件 /波导将光信号耦合至SOI层18中。图2显示了本专利技术的可替代的实施例，其使用不同的电触点装置。参 考图2，堆叠装置与图1的装置相同，电子IC IO作为底层，基于SOI的 光电子IC 12在中间，及光I/O耦合部件22布置在基于SOI的光电子IC 12 的上方。与图1的装置相反，电互连通过电子IC 10的底部表面50被提供。 在这种装置中，电触点可然后被制作到例如印刷线路板52。如图所示，多 个焊盘54在底部表面50上形成，并适当地排列成接触印刷线鴻—反52上 的期望位置。终止于多个电触点58的多个通路56显示为穿过电子IC 10 的厚度而形成。终止于消散波耦合层20的多个通路60穿过基于SOI的电 路12的厚度被布置。需要到基于SOI的电路12的电连接的存在，以允许 有源光器件如调制器、开关等能通过使用电信号被控制以提供在光器件内的自由载波调制。当今的硅IC使用速度为10GHz及以上的计时信号。当这些速度增加 至20GHz或超过时，电传输线变得有问题。例如40GHz时钟分配系统在 硅中具有约5mm的四分之一波长。分配这个时钟信号需要使用负载终端 电阻器来降低反射并确保合适的^f喿作，本文档来自技高网...

【技术保护点】
一种多个集成电路的垂直堆叠装置，所述装置包括：基于绝缘硅（ＳＯＩ）的光电子集成电路，其至少包括硅基底、中间电介质层和相对薄的硅表面层（ＳＯＩ层），至少在所述ＳＯＩ层中形成有源和无源光学器件；至少一个基于硅的电子集成电路，其布 置成与所述基于ＳＯＩ的光电子集成电路垂直堆叠，并向所述基于ＳＯＩ的光电子集成电路提供电控制信号；以及光输入／输出耦合部件，其与所述垂直堆叠装置的所述ＳＯＩ层结合起来布置，以将光信号耦合进所述基于ＳＯＩ的光电子集成电路中以及从所述基于 ＳＯＩ的光电子集成电路中耦合出来。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：卡尔潘都夏斯特里，威普库马帕特尔，戴夫佩德，约翰芳曼，
申请(专利权)人：斯欧普迪克尔股份有限公司，
类型：发明
国别省市：US[美国]