半导体生产期间的过程诱导位移表征制造技术

本发明专利技术揭示一种控制器，其经配置以：在至少一个离散背侧膜沉积过程之前对半导体晶片执行至少第一表征过程；在所述至少一个离散背侧膜沉积过程之后执行至少额外表征过程；基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者；及经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能。

【技术实现步骤摘要】
【国外来华专利技术】半导体生产期间的过程诱导位移表征相关申请案的交叉参考本申请案根据35U.S.C.§119(e)规定主张以下各者的权利：名叫普拉迪普·乌卡达拉(PradeepVukkadala)、马克D.史密斯(MarkD.Smith)、艾迪·利维(AdyLevy)、普拉萨娜·迪格(PrasannaDighe)及迪特·穆勒(DieterMueller)的专利技术人于2018年3月28日申请的标题为“使用计量技术的组合的半导体晶片处理期间的膜力及位移估计(FILMFORCEANDDISPLACEMENTESTIMATIONDURINGSEMICONDUCTORWAFERPROCESSINGUSINGACOMBINATIONOFMETROLOGYTECHNIQUES)”的序列号为62/649,443的美国临时专利申请案；及名叫普拉迪普·乌卡达拉、马克D.史密斯、艾迪·利维、普拉萨娜·迪格及迪特·穆勒的专利技术人于2018年4月27日申请的标题为“半导体生产期间的过程诱导位移表征(PROCESS-INDUCEDDISPLACEMENTCHARACTERIZATIONDURINGSEMICONDUCTORPRODUCTION)”的序列号为62/663,865的美国临时专利申请案，所述申请案的全文以引用的方式并入本文中。
本专利技术大体上涉及半导体装置生产，且更特定来说，涉及半导体生产期间的过程诱导位移表征。
技术介绍
例如逻辑及存储器装置的半导体装置的制作通常包含使用大量制作过程及表征过程处理半导体装置以形成半导体装置的各种特征及多个层。选择制作过程利用光掩模/光罩来印刷例如晶片的半导体装置上的特征。随着半导体装置在横向上变得越来越小且垂直地延伸，发展出具有提高灵敏度及处理量的增强表征过程变得至关重要。一种半导体装置制作技术包含经由沉积膜堆叠以在一或多个表面上形成层而制作半导体装置。半导体装置通常制作为满足一组选定装置形状及/或大小要求(例如，晶片平坦度或晶片厚度)。经沉积膜的膜力/应力的变化可诱导可表征为重叠误差的半导体装置的平面内位移/变形(IPD)。监测及控制膜力/应力诱导的IPD的一个方式包含表征晶片几何形状的变化及应用板理论将表征转换为重叠误差。传统晶片几何过程包含对半导体装置进行两个表征。第一表征在层开始时、在第一制作过程(例如，光刻)之前发生。第二表征在所述层结束时、在第二制作过程(例如，光刻)之前发生。运用这两个表征，可确定所述层的晶片几何形状的整体变化。此传统方法可用于仅诱导前侧膜上的膜力/应力变化的一组制作过程(例如，离散前侧膜过程)。另外，所述传统方法可用于仅诱导背侧膜上的膜力/应力变化的一组制作过程(例如，离散背侧膜过程)。然而，所述传统方法无法用于诱导前侧膜及背侧膜上的膜力/应力变化的一组制作过程(例如，并行前侧膜过程及背侧膜过程)，这是因为在确定重叠误差(例如，残余背侧膜改变为前侧膜过程，或反之亦然)时，所述方法无法将残余应力并行变化考虑在内。在此方面，重叠误差估计的准确度显著降低。因此，提供一种解决上述缺点的系统及方法将为有利的。
技术实现思路
根据本专利技术的一或多个实施例，揭示一种系统。在一个实施例中，所述系统包含控制器。在另一实施例中，所述控制器包含一或多个处理器及经配置以存储一或多个程序指令集的存储器。在另一实施例中，所述一或多个处理器经配置以执行所述一或多个程序指令集。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器在至少一个离散背侧膜沉积过程之前经由一或多个表征子系统对半导体晶片执行至少第一表征过程。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器在所述至少一个离散背侧膜沉积过程之后经由所述一或多个表征子系统对所述半导体晶片执行至少额外表征过程。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能。在另一实施例中，至少所述第一表征过程或至少所述额外表征过程中的至少一者包括一或多个膜性质表征过程或一或多个强度谱表征过程中的至少一者。根据本专利技术的一或多个实施例，揭示一种系统。在一个实施例中，所述系统包含表征子系统。在另一实施例中，所述系统包含控制器。在另一实施例中，所述控制器包含一或多个处理器及经配置以存储一或多个程序指令集的存储器。在另一实施例中，所述一或多个处理器经配置以执行所述一或多个程序指令集。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器在至少一个离散背侧膜沉积过程之前经由一或多个表征子系统对半导体晶片执行至少第一表征过程。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器在所述至少一个离散背侧膜沉积过程之后经由所述一或多个表征子系统对所述半导体晶片执行至少额外表征过程。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者。在另一实施例中，所述一或多个程序指令集经配置以引起所述一或多个处理器经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能。在另一实施例中，至少所述第一表征过程或至少所述额外表征过程中的至少一者包括一或多个膜性质表征过程或一或多个强度谱表征过程中的至少一者。根据本专利技术的一或多个实施例，揭示一种方法。在一个实施例中，所述方法可包含(但不限于)在至少一个离散背侧膜沉积过程之前经由一或多个表征子系统对半导体晶片执行至少第一表征过程。在另一实施例中，所述方法可包含(但不限于)在所述至少一个离散背侧膜沉积过程之后经由所述一或多个表征子系统对所述半导体晶片执行至少额外表征过程。在另一实施例中，所述方法可包含(但不限于)基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者。在另一实施例中，所述方法可包含(但不限于)经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能。在另一实施例中，至少所述第一表征过程或至少所述额外表征过程中的至少一者包括一或多个膜性质表征过程或一或多个强度谱表征过程中的至少一者。根据本专利技术的一或多个实施例，揭示一种系统。在一个实施例中，所述系统包含控制器。在另一实施例中，所述控制器包含一或多个处理器及经配置以存储一或多个程序指令集的存储器本文档来自技高网...

【技术保护点】
1.一种系统，其包括：/n控制器，其中所述控制器包含一或多个处理器及经配置以存储一或多个程序指令集的存储器，其中所述一或多个处理器经配置以执行所述一或多个程序指令集，其中所述一或多个程序指令集经配置以引起所述一或多个处理器：/n在至少一个离散背侧膜沉积过程之前经由一或多个表征子系统对半导体晶片执行至少第一表征过程；/n在所述至少一个离散背侧膜沉积过程之后经由所述一或多个表征子系统对所述半导体晶片执行至少额外表征过程；/n基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者；及/n经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能，/n其中至少所述第一表征过程或至少所述额外表征过程中的至少一者包括一或多个膜性质表征过程或一或多个强度谱表征过程中的至少一者。/n

【技术特征摘要】
【国外来华专利技术】20180427 US 62/663,865;20180626 US 16/019,3411.一种系统，其包括：
控制器，其中所述控制器包含一或多个处理器及经配置以存储一或多个程序指令集的存储器，其中所述一或多个处理器经配置以执行所述一或多个程序指令集，其中所述一或多个程序指令集经配置以引起所述一或多个处理器：
在至少一个离散背侧膜沉积过程之前经由一或多个表征子系统对半导体晶片执行至少第一表征过程；
在所述至少一个离散背侧膜沉积过程之后经由所述一或多个表征子系统对所述半导体晶片执行至少额外表征过程；
基于至少所述第一表征过程及至少所述额外表征过程确定经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的至少一个离散背侧膜的膜力或一或多个平面内位移中的至少一者；及
经由前馈回路或反馈回路中的至少一者将所述膜力或所述一或多个平面内位移中的至少一者提供到至少一个过程工具以改进一或多个制作过程的性能，
其中至少所述第一表征过程或至少所述额外表征过程中的至少一者包括一或多个膜性质表征过程或一或多个强度谱表征过程中的至少一者。


2.根据权利要求1所述的系统，其中所述一或多个膜性质表征过程经配置以表征经由所述至少一个离散背侧膜沉积过程沉积于所述半导体晶片上的所述至少一个离散背侧膜的厚度、折射率的实数分量或所述折射率的复数分量中的至少一者。


3.根据权利要求1所述的系统，其中所述一或多个表征子系统包括经配置对所述半导体晶片执行所述一或多个膜性质表征过程或所述一或多个强度谱表征过程中的至少一者的至少一个反射模式表征工具。


4.根据权利要求3所述的系统，其中至少所述第一表征过程及至少所述额外表征过程进一步包括所述半导体晶片上的一或多个晶片几何表征过程。


5.根据权利要求4所述的系统，其中所述一或多个表征子系统包括经配置以对所述半导体晶片执行所述一或多个晶片几何表征过程的至少一个干涉仪工具。


6.根据权利要求5所述的系统，其中所述至少一个反射模式表征工具及所述至少一个干涉仪工具是所述表征子系统内的集成表征工具。


7.根据权利要求5所述的系统，其中所述至少一个反射模式表征工具及所述至少一个干涉仪工具是所述表征子系统内的独立表征工具。


8.根据权利要求4所述的系统，其中所述至少一个过程工具经配置以对所述半导体晶片执行所述一或多个制作过程。
<...

【专利技术属性】
技术研发人员：P·悟卡达拉，M·D·史密斯，A·莱维，P·迪贺，D·米勒，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：美国;US