堆叠式感测器封装结构制造技术

本发明专利技术公开一种堆叠式感测器封装结构，包含一基板、安装于所述基板上的一半导体芯片、电性耦接所述基板与所述半导体芯片的多条第一金属线、设置于所述基板上并位于所述半导体芯片外侧的一第一支撑胶体、设置于所述基板上并间隔地围绕于所述第一支撑胶体外侧的一第二支撑胶体、设置于所述第一支撑胶体与所述第二支撑胶体上的一感测芯片、及电性耦接所述感测芯片与所述基板的多条第二金属线。每条第一金属线的至少部分埋置于所述第一支撑胶体内，而所述感测芯片与所述半导体芯片间隔一距离。据此，通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果。

【技术实现步骤摘要】
堆叠式感测器封装结构
本专利技术涉及一种封装结构，尤其涉及一种堆叠式感测器封装结构。
技术介绍
现有的感测器封装结构为了使其尺寸缩小，大都将其内部组件以堆叠方式设置。然而，在现有感测器封装结构的架构之下，还是容易衍生内部组件之间的脱落或热干涉的问题，进而影响现有感测器封装结构的良率与效能。于是，本专利技术人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本专利技术。
技术实现思路
本专利技术实施例在于提供一种堆叠式感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的问题。本专利技术实施例公开一种堆叠式感测器封装结构，包括：一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。优选地，多个所述第一焊垫埋置于所述第一支撑胶体内。优选地，所述堆叠式感测器封装结构进一步包含有至少一个内支撑胶体，并且至少一个所述内支撑胶体夹持于所述半导体芯片与所述感测芯片之间。优选地，每条所述第一金属线的相反两端部位分别埋置于所述第一支撑胶体及至少一个所述内支撑胶体。优选地，所述堆叠式感测器封装结构进一步包含有呈十字状的一内支撑胶体，并且所述内支撑胶体位于所述第一支撑胶体的内侧；所述内支撑胶体的局部夹持于所述半导体芯片与所述感测芯片之间。优选地，所述第一支撑胶体呈方环状，并且所述内支撑胶体的四个末端点分别连接于所述第一支撑胶体的四个角落。优选地，所述间隔层位于所述第一支撑胶体的正上方。优选地，邻近于所述感测芯片的每条所述第二金属线部位是位于所述第二支撑胶体的上方。优选地，每条所述第二金属线完全埋置于所述封装体内。本专利技术实施例也公开一种堆叠式感测器封装结构，包括：一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离；所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫。综上所述，本专利技术实施例所公开的堆叠式感测器封装结构，其通过在所述基板上形成间隔设置的所述第一支撑胶体与所述第二支撑胶体来支撑所述感测芯片，据以强化组件之间的结合效果，并且所述基板、所述感测芯片、及所述第二支撑胶体能够包围形成较小的封闭空间，据以能够缩小所述堆叠式感测器封装结构的体积、并能够同时降低所述感测芯片与所述半导体芯片之间的热干涉。再者，每条第一金属线能以其至少部分埋置于所述第一支撑胶体内，进而通过所述第一支撑胶体来保护每条第一金属线。为能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，但是此等说明与附图仅用来说明本专利技术，而非对本专利技术的保护范围作任何的限制。附图说明图1为本专利技术实施例一的堆叠式感测器封装结构的剖视示意图。图2为本专利技术实施例一的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。图3为本专利技术实施例二的堆叠式感测器封装结构的剖视示意图。图4为本专利技术实施例二的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。图5为本专利技术实施例三的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。图6为本专利技术实施例四的堆叠式感测器封装结构的俯视示意图(省略间隔层、透光层、及封装体)。具体实施方式请参阅图1至图6所示，其为本专利技术的实施例，需先说明的是，本实施例对应附图所提及的相关数量与外型，仅用来具体地说明本专利技术的实施方式，以便于了解本专利技术的内容，而非用来局限本专利技术的保护范围。[实施例一]请参阅图1和图2所示，其为本专利技术的实施例一。本实施例公开一种堆叠式感测器封装结构100，其较佳是适用于系统级封装(systeminpackage，SIP)，但本专利技术不受限于此。需说明的是，内部组件非为堆叠形式的任何感测器封装结构，结构设计基础不同于本实施例所指的堆叠式感测器封装结构100，故两者之间并无比较基础存在。所述堆叠式感测器封装结构100包含有一基板1、安装于所述基板1上的一半导体芯片2、电性耦接所述基板1与所述半导体芯片2的多条第一金属线3、间隔地设置于所述基板1上且位于所述半导体芯片2外侧的一第一支撑胶体4与一第二支撑胶体5、设置于所述第一支撑胶体4与所述第二支撑胶体5上的一感测芯片6、电性耦接所述基板1与所述感测芯片6的多条第二金属线7、设置于所述感测芯片6上的一间隔层8、通过所述间隔层8而设置于所述感测芯片6上的一透光层9、及设置于所述基板1上且包围在上述组件外侧的一封装体P。其中，所述堆叠式感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但也可以依据设计需求而加以调整变化。举例来说，在本专利技术未绘示的其他实施例中，所述堆叠式感测器封装结构100也可以包含有上述基板1、半导体芯片2、多条第一金属线3、第一支撑胶体4、第二支撑胶体5、感测芯片6、及多条第二金属线7；也就是说，所述堆叠式感测器封装结构100可以将上述间隔层8、透光层9、及封装体P省略或是以其他方式设置。需先阐明的是，为便于说明本实施例堆叠式感测器封装结构100，图1是以剖视图呈现，但可以理解的是，在图1所未呈现的堆叠式感测器封装结构100之部位也会形成有相对应的构造。例如：图1仅呈现两条第一金属线3与两条第二金属线7，但在图1所未呈现的堆叠式感测器封装结构100之部位还包含其他条第一金属线3与其他条第二金属本文档来自技高网...

【技术保护点】
1.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：/n一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；/n一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；/n一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；/n一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；/n一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；/n一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；以及/n一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。/n

【技术特征摘要】
1.一种堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结包括：
一基板，于其上表面形成有多个第一焊垫及位于多个所述第一焊垫外侧的多个第二焊垫；
一半导体芯片及多条第一金属线，所述半导体芯片安装于所述基板上且位于多个所述第一焊垫的内侧，所述半导体芯片通过多个所述第一金属线而电性耦接于多个所述第一焊垫；
一第一支撑胶体，设置于所述基板上并位于所述半导体芯片的外侧，每条所述第一金属线的至少部分埋置于所述第一支撑胶体；
一第二支撑胶体，呈环状且设置于所述基板上，所述第二支撑胶体位于多个所述第二焊垫的内侧、并间隔地围绕于所述第一支撑胶体的外侧；
一感测芯片及多条第二金属线，所述感测芯片的尺寸大于所述半导体芯片的尺寸，所述感测芯片设置于所述第一支撑胶体与所述第二支撑胶体上、并与所述半导体芯片间隔一距离，所述感测芯片通过多个所述第二金属线而电性耦接于多个所述第二焊垫；
一透光层与一间隔层，所述透光层通过所述间隔层而设置于所述感测芯片上；以及
一封装体，设置于所述基板上并包覆所述第二支撑胶体的外侧缘、所述感测芯片的外侧缘、所述透光层的外侧缘、及所述间隔层的外侧缘。


2.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，多个所述第一焊垫埋置于所述第一支撑胶体内。


3.依据权利要求1所述的堆叠式感测器封装结构，其特征在于，所述堆叠式感测器封装结构进一步包含有至少一个内支撑胶体，并且至少一个所述内支撑胶体夹持于所述半导体芯片与所述感测芯片之间。


4.依据权利要求3所述的堆叠式感测器封装结构，其特征在于，每条所述第一金属线的相反两端部位分别埋置于所述第一支撑胶体及至少一个所述内支撑胶体。


5.依据权利要求1所述的堆叠式感测器封装结构，其特...

【专利技术属性】
技术研发人员：彭宇强，
申请(专利权)人：胜丽国际股份有限公司，
类型：发明
国别省市：中国台湾;71