先重布线扇出型封装方法及结构技术

本发明专利技术提供了一种先重布线扇出型封装方法及结构，包括：在硅衬底上的顶面形成重布线层；在所述重布线层的顶面键合晶圆；在所述硅衬底的底面形成空腔，暴露出所述重布线层；将芯片放置于空腔内并与所述重布线层附连；在所述硅衬底的底面上形成塑封层；去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。

【技术实现步骤摘要】
先重布线扇出型封装方法及结构
本专利技术涉及半导体封装
，特别涉及一种先重布线扇出型封装方法及结构。
技术介绍
嵌入式圆片级球栅阵列(eWLB：EmbeddedWaferLevelBallGridArray)，是在圆片级尺寸封装(WaferLevelChipScaledPackage，WLCSP)技术基础上发展的一种先进封装技术。对于同一尺寸芯片，采用eWLB封装形式，最终封装尺寸将大于WLCSP，而能够实现更多I/O。eWLB也被称为Fanout封装技术，即扇出型封装技术。扇出型封装，依据芯片(Die，即裸芯片)与RDL(RedistributionLayer，即重布线层)之间的制备顺序，可以分为面朝上的先芯片封装、面朝下的先芯片封装和面朝下的先重布线层封装等三种主流形式，先重布线层封装具有以下优势：多层RDL布线层直接在CarrierWafer上制备，而非像其它两种扇出封装一样，在塑封重构晶圆上制备，有利于实现线径细且线距宽多层高密度RDL布线制备。裸芯片通过面朝下的倒装焊接方式，直接和重布线层上预先制备的UBM(under-bump-metal，即凸点下金属)之间形成焊接，有利于降低圆片级塑封过程中遭受模流冲击导致的裸芯片移位以及后续光刻对准困难。采用先芯片方式，无论面朝上还是面朝下，裸芯片均通过高精度贴片机转移至晶圆上，随后采用圆片级塑封工艺实现重构晶圆制备。在圆片级塑封过程中，转移至晶圆上的裸芯片要受到模流冲击的影响而发生移位，给后续RDL制备过程中的光刻对准等引入较大误差。但现有的先重布线层封装难以突破扇出型封装布线密度瓶颈，且需要进一步显著改善EWLB工艺翘曲问题。
技术实现思路
本专利技术的目的在于提供一种先重布线扇出型封装方法及结构，以解决现有的扇出型封装布线密度瓶颈难以突破的问题。本专利技术的目的还在于提供一种先重布线扇出型封装方法及结构，以解决现有的嵌入式圆片级球栅阵列工艺造成翘曲问题。为解决上述技术问题，本专利技术提供一种先重布线扇出型封装方法及结构，包括：在硅衬底上的顶面形成重布线层；在所述重布线层的顶面键合晶圆；在所述硅衬底的底面形成空腔，暴露出所述重布线层；将芯片放置于空腔内并与所述重布线层附连；在所述硅衬底的底面上形成塑封层；去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。可选的，在所述的先重布线扇出型封装方法中，所述在硅衬底上的顶面形成重布线层包括：利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层；所述重布线层的线宽为0.3～1微米，所述重布线层的线距为0.5～2微米。可选的，在所述的先重布线扇出型封装方法中，还包括：键合晶圆后，在所述硅衬底的底面进行机械减薄或抛光工艺，以将所述硅衬底减薄至第一厚度；所述第一厚度小于200微米。可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面形成空腔，暴露出所述重布线层包括：在所述硅衬底的底面上进行图形化的光刻、深反应离子刻蚀或湿法腐蚀工艺，直至暴露出所述重布线层。可选的，在所述的先重布线扇出型封装方法中，将芯片放置于空腔内并与所述重布线层附连包括：采用厚膜光刻、电镀、回流或湿法腐蚀工艺，在待贴装的芯片的正面制备键合微凸点；在所述键合微凸点上方贴附NCF胶膜；采用倒装热压焊工艺，将多个芯片倒装贴装至所述空腔内。可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面上形成塑封层包括：采用晶圆级塑封在所述硅衬底的底面上形成塑封层。可选的，在所述的先重布线扇出型封装方法中，在所述硅衬底的底面上形成塑封层后，在所述塑封层上采用机械减薄抛光工艺，直至暴露出所述芯片。可选的，在所述的先重布线扇出型封装方法中，在所述重布线层的顶面上形成绝缘阻焊层包括：所述重布线层的顶面上采用光刻工艺制备绝缘阻焊层的材料，并进行图形化；绝缘阻焊层的材料为聚酰亚胺。可选的，在所述的先重布线扇出型封装方法中，在所述重布线层的顶面上形成金属层包括：在所述绝缘阻焊层上，制备晶圆级植球或键合微凸点，并分割成多个子单元。本专利技术还提供一种先重布线扇出型封装结构，包括：顶面与重布线层附连的硅衬底，其本体具有贯通的空腔；芯片，容置于所述空腔内，并且其一面与所述重布线层附连，另一面通过空腔暴露于所述硅衬底的底面；塑封层，填充于所述芯片和所述硅衬底之间的缝隙；绝缘阻焊层，覆盖部分所述重布线层的顶面；金属层，覆盖部分所述重布线层的顶面。在本专利技术提供的先重布线扇出型封装方法及结构中，通过在硅衬底上的顶面形成重布线层，在所述重布线层的顶面键合晶圆，在所述硅衬底的底面形成空腔，暴露出所述重布线层，将芯片放置于空腔内并与所述重布线层附连，在所述硅衬底的底面上形成塑封层，去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层，实现了硅衬底部分保留，替代了塑封层，可以有效降低整个封装结构的翘曲，保留一定厚度硅衬底，在增强塑封层强度的基础上，通过增加硅结构面积，有效降低整体翘曲。本专利技术通过利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层，使得线宽可达0.2um及以下，线距可达0.2um及以下，布线层数可高达6层及以上，具备超高密度布线能力。本专利技术通过在所述硅衬底的底面上形成塑封层后，在所述塑封层上采用机械减薄抛光工艺，直至暴露出所述芯片，与现有的硅基扇出形结构相比，芯片从硅衬底中露出有利于芯片散热，散热性能更好。本专利技术的封装结构，具备超高密度布线能力，不包含TSV等昂贵工艺，塑封料占比较小，整体翘曲更小，且集成芯片衬底露出，有利于散热，成本低廉等优点；适用于多芯片高密度低成本封装应用需求。本专利技术与传统EWLB方案相比，布线层可基于前道BEOL工艺实现，不存在布线密度瓶颈；且塑封材料体积占比较小，翘曲更小，工艺难度更低。附图说明图1～11是本专利技术一实施例先重布线扇出型封装方法示意图；图12是本专利技术一实施例基于大马士革工艺实现的多层BEOL互连线层剖面SEM；图中所示：10-硅衬底；21-金属布线层；22-绝缘介质层；31-晶圆；32-临时键合胶；40-空腔；50-芯片；51-NCF胶膜；52-键合微凸点；60-塑封层；70-绝缘阻焊层；80-金属层。具体实施方式以下结合附图和具体实施例对本专利技术提出的先重布线扇出型封装方法及结构作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。另外，除非另行说明，本专利技术的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。本专利技术的核心思想在于提供一种先重布线扇出型本文档来自技高网...

【技术保护点】
1.一种先重布线扇出型封装方法，其特征在于，包括：/n在硅衬底上的顶面形成重布线层；/n在所述重布线层的顶面键合晶圆；/n在所述硅衬底的底面形成空腔，暴露出所述重布线层；/n将芯片放置于空腔内并与所述重布线层附连；/n在所述硅衬底的底面上形成塑封层；/n去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。/n

【技术特征摘要】
1.一种先重布线扇出型封装方法，其特征在于，包括：
在硅衬底上的顶面形成重布线层；
在所述重布线层的顶面键合晶圆；
在所述硅衬底的底面形成空腔，暴露出所述重布线层；
将芯片放置于空腔内并与所述重布线层附连；
在所述硅衬底的底面上形成塑封层；
去除所述晶圆后在所述重布线层的顶面上形成绝缘阻焊层和金属层。


2.如权利要求1所述的先重布线扇出型封装方法，其特征在于，所述在硅衬底上的顶面形成重布线层包括：
利用大马士革工艺方法，在硅衬底的顶面形成多层重布线层；
所述重布线层的线宽为0.3～1微米，所述重布线层的线距为0.5～2微米。


3.如权利要求1所述的先重布线扇出型封装方法，其特征在于，还包括：
键合晶圆后，在所述硅衬底的底面进行机械减薄或抛光工艺，以将所述硅衬底减薄至第一厚度；
所述第一厚度小于200微米。


4.如权利要求1所述的先重布线扇出型封装方法，其特征在于，在所述硅衬底的底面形成空腔，暴露出所述重布线层包括：
在所述硅衬底的底面上进行图形化的光刻、深反应离子刻蚀或湿法腐蚀工艺，直至暴露出所述重布线层。


5.如权利要求1所述的先重布线扇出型封装方法，其特征在于，将芯片放置于空腔内并与所述重布线层附连包括：
采用厚膜光刻、电镀、回流或湿法腐蚀工艺，在待贴装的芯片的正面制备键...

【专利技术属性】
技术研发人员：严阳阳，曹立强，王国军，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏;32