半导体设备封装和其制造方法技术

本发明专利技术提供一种半导体设备封装，其包含第一介电层、导电焊垫和电触头。所述第一介电层具有第一表面和与所述第一表面相对的第二表面。所述导电焊垫安置于所述第一介电层内。所述导电焊垫包含第一导电层和屏障。所述第一导电层与所述第一介电层的所述第二表面相邻。所述第一导电层具有面向所述第一介电层的所述第一表面的第一表面和与所述第一表面相对的第二表面。所述第一导电层的所述第二表面从所述第一介电层暴露。所述屏障层安置于所述第一导电层的所述第一表面上。所述电触头安置于所述导电焊垫的所述第一导电层的所述第二表面上。

【技术实现步骤摘要】
半导体设备封装和其制造方法
本公开大体上涉及半导体设备封装和其制造方法，以及包含焊垫结构的半导体设备封装和其制造方法。
技术介绍
半导体封装设备可包含将电子组件电连接到衬底的焊球。在比较性半导体封装设备中，焊球可直接粘合到铜焊垫。然而，金属间化合物(IMC)层可形成于焊球与铜焊垫之间，这可引起裂缝或空隙并且继而影响焊球与铜焊垫之间的连接。
技术实现思路
在一或多个实施例中，一种半导体设备封装包含第一介电层、导电焊垫和电触头。所述第一介电层具有第一表面和与所述第一表面相对的第二表面。所述导电焊垫安置于所述第一介电层内。所述导电焊垫包含第一导电层和屏障。所述第一导电层与所述第一介电层的所述第二表面相邻。所述第一导电层具有面向所述第一介电层的所述第一表面的第一表面和与所述第一表面相对的第二表面。所述第一导电层的所述第二表面从所述第一介电层暴露。所述屏障层安置于所述第一导电层的所述第一表面上。所述电触头安置于所述导电焊垫的所述第一导电层的所述第二表面上。在一或多个实施例中，一种制造半导体设备封装的方法包含(a)提供载体；(b)在所述载体上形成第一介电层，所述第一介电层具有穿透所述第一介电层的开口；(c)在所述开口内形成第一导电层；(d)在所述开口内和所述第一导电层上形成屏障层；和(e)在所述第一介电层上和所述开口内形成互连层。附图说明当结合附图阅读时，从以下详细描述最佳理解本公开的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。图1说明根据本公开的一些实施例的半导体设备封装的横截面图。图2A说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2B说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2C说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2D说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2E说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2F说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2G说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2H说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2I说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。图2J说明根据本公开的一些实施例制造半导体封装设备的方法的一或多个阶段。在整个图式和详细描述中使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述将容易理解本公开。具体实施方式图1说明根据本公开的一些实施例的半导体设备封装1(或半导体设备封装的一部分)的横截面图。半导体封装设备1包含电路层10、导电焊垫11和电触头12。电路层10包含互连层(例如，重布层，RDL)10r1、10r2、10r3、10r4和介电层10d1、10d2、10d3、10d4(或钝化层)。互连层10r1、10r2、10r3、10r4的一部分被介电层10d1、10d2、10d3、10d4覆盖或包封，而互连层10r1、10r2、10r3、10r4的另一部分从介电层10d1、10d2、10d3、10d4暴露以提供电连接。如图1中所示出，互连层10r1安置于介电层10d1的表面10d11上并且从介电层10d1的表面10d11在介电层10d1内延伸以电连接到导电焊垫11。介电层10d2安置于介电层10d1的表面10d11上并且覆盖互连层10r1。在一些实施例中，晶种层10s1可安置于互连层10r1与介电层10d1之间，以及互连层10r1与导电焊垫11之间。互连层10r2安置于介电层10d2的表面10d21上并且从介电层10d2的表面10d21在介电层10d2内延伸以电连接到互连层10r1。介电层10d3安置于介电层10d2的表面10d21上并且覆盖互连层10r2。在一些实施例中，晶种层10s2可安置于互连层10r2与介电层10d2之间，以及互连层10r1与互连层10r2之间互连层10r3安置于介电层10d3的表面10d31上。在一些实施例中，互连层10r3可从介电层10d3的表面10d31在介电层10d3内延伸以电连接到互连层10r2。介电层10d4安置于介电层10d3的表面10d31上并且覆盖互连层10r3。在一些实施例中，晶种层10s3可安置于互连层10r3与介电层10d3之间。在一些实施例中，晶种层10s3可安置于互连层10r2与互连层10r3之间。导电层10u(例如，凸块下金属(UBM)层)安置于介电层10d4的表面10d41上并且从介电层10d4的表面10d41在介电层内延伸以电连接到互连层10r3。在一些实施例中，晶种层10s4可安置于导电层10u与介电层10d4之间，以及互连层10r3与导电层10u之间。在一些实施例中，介电层10d1、10d2、10d3和10d4可包含有机材料、焊料掩模、聚酰亚胺(PI)、环氧树脂、味之素堆积膜(ABF)、一或多种模制原料、一或多种预浸复合纤维(例如，预浸纤维)、硼磷硅玻璃(BPSG)、氧化硅、氮化硅、氮氧化硅、未掺杂硅酸盐玻璃(USG)、其任何组合等。模制原料的实例可包含但不限于包含分散在其中的填充物的环氧树脂。预浸纤维的实例可包含但不限于通过堆叠或层压一或多层预浸材料或薄片而形成的多层结构。在一些实施例中，介电层10d1、10d2、10d3和10d4可包含无机材料，例如硅、陶瓷等。在一些实施例中，互连层10r1、10r2、10r3和导电层10u包含铜(Cu)、金(Au)、银(Ag)、另一金属或其合金。在一些实施例中，晶种层10s1、10s2、10s3和10s4包含钛(Ti)和/或Cu。在一些实施例中，电路层10可取决于设计规范而包含任何数目个互连层和介电层。举例来说，电路层10可包含N个互连层和M个介电层，其中N和M是等于或大于1的整数。导电焊垫11(或UMB层)安置于介电层10d1内。导电焊垫11电连接到互连层10r1。在一些实施例中，导电焊垫11接触晶种层10s1。导电焊垫11的侧面被介电层10d1包封或覆盖。举例来说，导电焊垫11的侧面接触介电层10d1。导电焊垫11的表面11a2从介电层10d1暴露。在一些实施例中，导电焊垫11的表面11a2与介电层10d1的表面10d12大体上共平面。在其它实施例中，导电焊垫11的表面11a2可从介电层10d1的表面10d12凹入，且凹部的深度介于从约0.1微米(μm)到约0.2μm的范围内。在一些实施例中，导电焊垫11的厚度小于介电层10d1的厚度。在一些实施例中，导电焊垫11包含导电层11a、11b和11c。导电层11a接触互连层10r1或晶种层10s1。导电层11b接触导电层11a。导电层11c接触导电层11b。如图1中所示出，导电层11b安置于导电层11a与导电层11c之间。举例来说本文档来自技高网...

【技术保护点】
1.一种半导体设备封装，其包括/n第一介电层，其具有第一表面和与所述第一表面相对的第二表面；/n导电焊垫，其安置于所述第一介电层内，所述导电焊垫包括：/n第一导电层，其与所述第一介电层的所述第二表面相邻，所述第一导电层具有面向所述第一介电层的所述第一表面的第一表面和与所述第一表面相对的第二表面，所述第一导电层的所述第二表面从所述第一介电层暴露；和/n屏障层，其安置于所述第一导电层的所述第一表面上；和/n电触头，其安置于所述导电焊垫的所述第一导电层的所述第二表面上。/n

【技术特征摘要】
20190530 US 16/427,1931.一种半导体设备封装，其包括
第一介电层，其具有第一表面和与所述第一表面相对的第二表面；
导电焊垫，其安置于所述第一介电层内，所述导电焊垫包括：
第一导电层，其与所述第一介电层的所述第二表面相邻，所述第一导电层具有面向所述第一介电层的所述第一表面的第一表面和与所述第一表面相对的第二表面，所述第一导电层的所述第二表面从所述第一介电层暴露；和
屏障层，其安置于所述第一导电层的所述第一表面上；和
电触头，其安置于所述导电焊垫的所述第一导电层的所述第二表面上。


2.根据权利要求1所述的半导体设备封装，其中所述导电焊垫另外包括安置于所述屏障层上的第二导电层。


3.根据权利要求2所述的半导体设备封装，其中所述第一导电层和所述第二导电层包含铜Cu、金Au或银Ag。


4.根据权利要求2所述的半导体设备封装，其中所述第一导电层、所述第二导电层和所述屏障层包含相同宽度。


5.根据权利要求2所述的半导体设备封装，其中所述第二导电层是不含金属间化合物IMC的层。


6.根据权利要求2所述的半导体设备封装，其中所述第一导电层的侧面、所述第二导电层的侧面和所述屏障层的侧面大体上共平面。


7.根据权利要求2所述的半导体设备封装，其中所述第一导电层的侧面、所述第二导电层的侧面和所述屏障层的侧面接触所述第一介电层。


8.根据权利要求1所述的半导体设备封装，其中所述屏障层包含镍Ni或钛钨TiW。


9.根据权利要求1所述的半导体设备封装，其中所述电触头包含焊球。


10.根据权利要求1所述的半导体设备封装，其中所述导电焊垫的厚度小于所述第一介电层的厚度。


11.根据权利要求1所述的半导体设备封装，其中所述屏障层的厚度等于或大于2微米μm。


12.根据权利要求1所述的半导体设备封装，其中所述导电焊垫的所述第一导电层的所述第二表面与所述第一介电层的所述第二表面大体上共平面。


13.根据权利要求1所述的半导体设备封装，其中所述...

【专利技术属性】
技术研发人员：张勇舜，李德章，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71