集成电路测试装置制造方法及图纸

本发明专利技术的目的在于实现一种可以缩短测试时间的集成电路测试装置，且改进了对输出多梯级电压的被测试对象进行测试的集成电路测试装置。本装置包含：Ａ／Ｄ转换器（模拟／数字转换器），输入被测试对象的输出；存储器，储存该Ａ／Ｄ转换器。

【技术实现步骤摘要】

本专利技术涉及针对输出多段阶电压的被测试对象，例如液晶驱动装置，进行测试的集成电路测试装置；且还涉及可以缩短测试时间的集成电路测试装置。
技术介绍
集成电路测试装置，是利用将显示数据输出至液晶驱动装置的、且由液晶驱动装置所输出的多段阶电压，进行液晶驱动装置是否良好的判断。这样的装置例如记载于日本特许公开公报第2001-13218号、日本特许公开公报第2001-99899号。以下，利用图3来加以说明。于图3中，被测试对象(以下简称DUTDevice Under Test)1，用例如液晶驱动装置，来输入显示数据(图形数据)，输出梯级、输出引脚信息(output pin information)等的显示数据，并输出多梯级电压。比较器2、3会输入DUT1的输出，并分别对比较电压VH、VL进行比较。在此，比较电压VH为高电平；比较电压VL低电平。判定电路4输入比较器2、3的输出，并与期待值进行比较，而判断出合格、不合格。不合格存储器5则储存判定电路4的判定结果。以下说明前述装置的操作。DUT1从未图标的驱动装置输入图形数据，并将多梯级电压输出至比较器2、3。而且，比较器2、3分别对比较电压VH、VL进行比较，并输出至判定电路4。判定电路4依据比较器2、3的比较结果，进行是否良好的判定，并将比较结果储存至不合格存储器5。接着，针对要求得DUT1的针间其输出电压不均匀度大小的情况，加以说明。DUT1从未图标的驱动装置输入图形数据，并将多梯级电压输出至比较器2、3。而比较器2、3分别对比较电压VH、VL进行比较，并输出至判定电路4。接着，重复依序降低比较电压VH例如每次0.1V，直到变为不合格。当判定电路4变为不合格时，则设为较高电平的电压值。然后，重复依序降低比较电压VL例如每次0.1V，直到变为不合格。当判定电路4变为不合格时，则设为较低电平的电压值。
技术实现思路
如前述，在检查是否进入比较电压VH、VL的电压范围后，因为要求得针间的不均匀度，所以会要花费测试时间。因此，本专利技术的目的在于实现可以缩短测试时间的集成电路测试装置。为实现此目的，本专利技术第1实施例的一种集成电路测试装置，其对输出多段阶电压的被测试对象进行测试，并包含A/D(模拟(Analog)/数字(Digital))转换器，其输入该被测试对象的输出；存储器，储存该A/D转换器(模拟/数字转换器)的输出；数字比较器，对该A/D转换器的输出与比较电压数据进行比较。另外，本专利技术第2实施例为于第1实施例中还设有电压差输出单元，将被测试对象的输出与期待值电压的电压差输出至A/D转换器；加法计算单元，将A/D转换器的输出与期待值电压的数据相加并储存至存储器。另外，本专利技术第3实施例为于第1或2实施例中还设有判定电路，其对数字比较器与期待值图形进行比较，并判断出合格、不合格；不合格存储器，至少储存该判定电路中的不合格。本专利技术第4实施例为于第1实施例中还设有计算单元，利用存储器的数据进行计算。另外，本专利技术第5实施例为于第1实施例中该被测试对象为液晶驱动装置。依据本专利技术，用A/D转换器将被测试对象的输出转换至数字数据，并以数字比较器进行比较，并将数字数据储存至存储器中，因此其具有可以同时进行测试并缩短测试时间的效果。依据本专利技术第2实施例，电压差输出单元将被测试对象的输出与期待值电压相减，并用A/D转换器转换至数字数据，因此会进行高精密度的测试，而且因利用加法计算器将A/D转换器的输出与期待值电压数据相加，所以具有可以简单求得被测试对象的输出的效果。附图说明图1为显示本专利技术的一实施例的构造图。图2为显示本专利技术其它实施例的构造图。图3显示已知集成电路测试装置的构造的图。附图符号说明1DUT(被测试对象)2比较器3比较器4判定电路5不合格存储器6A/D转换器7存储器8计算单元9数字比较器10数字比较器11D/A转换器12减法计算器13放大器14加法计算器具体实施方式以下，结合附详细说明本专利技术。图1为显示本专利技术的一实施例的构造图。于此，与图3相同的构件皆赋予相同标号并省略对其的说明。于图1中，A/D转换器6输入DUT1的输出。存储器7储存A/D转换器6的输出。计算单元8利用存储器7的数据进行计算。设置数字比较器9、10，代替比较器2、3，对A/D转换器6的输出与比较电压数据进行比较，并输出至判定电路4。以下，说明该装置的操作。DUT1从未图标的驱动装置输入图形数据，并将多梯级电压输出至A/D转换器6。于是，A/D转换器6，将多梯级电压转换至数字数据，并储存至存储器7中，同时输出至数字比较器9、10。数字比较器9、10分别对高电平、低电平的比较电压数据进行，并输出至判定电路4。判定电路4会依据数字比较器9、10的比较结果，进行是否良好的判定，并将比较结果储存至不合格存储器5。同时，计算单元8从存储器7读出数据，进行针间不均匀度等的计算。如前所述，用A/D转换器6将DUT1的输出转换至数字数据，并用数字比较器9、10进行比较，同时将数字数据储存至存储器7，因此，同时在进行是否进入比较电压的范围的检查时，可以进行针间不均匀度的测试，而可以企图缩短测试时间。以下，将其它实施例显示于图2并加以说明。于此，与图1相同的构件皆赋予相同标号并省略对其的说明。于图2中，D/A转换器11输入期待值电压数据。减法计算器12利用电压差输出单元，而将DUT1的输出与D/A转换器11的期待值电压间的电压差加以输出。放大器13放大减法计算器12的输出并将其输出至A/D转换器6。加法计算器14将A/D转换器6的输出与期待值电压数据相加，并储存至存储器7。前述装置的操作，与图1所示装置相同，不同点在于利用减法计算器12，将DUT1的输出减去期待值电压，利用放大器13进行放大，利用A/D转换器6来转换至数字数据，而输出至数字比较器9、10。于是，加法计算器14将A/D转换器6的输出与期待值电压数据相加，并储存至存储器7。如前所述，减法计算器12将DUT1的输出减去期待值电压，利用放大器13进行放大，利用A/D转换器6转换至数字数据，因此，高精密度地进行测试；同时利用加法计算器14，将A/D转换器6的输出与期待值电压数据相加，因此，可以简单地得到DUT1的输出。另外，本专利技术不限于所述实施例，除了计算针间不均匀度外，计算单元8亦可以构成进行DUT1每个针的平均值、与理想梯级电压间的差分、标准偏差等的各种计算的构造。另外，以上虽采取利用数字比较器9、10来检查是否进入比较电压的范围的构造；但是也可以采取检查是否在高电平的比较电压以上或低电平的比较电压以下的构造。另外，以上就放大器13与A/D转换器6虽采取分别的构造，但也可以为一体成型。权利要求1.一种集成电路测试装置，其对输出多段阶电压的被测试对象进行测试，并包含A/D转换器，输入该被测试对象的输出；存储器，储存该A/D转换器的输出；数字比较器，对该A/D转换器的输出与比较电压数据进行比较。2.如权利要求1所述的集成电路测试装置，还包含电压差输出单元，将被测试对象的输出与期待值电压的电压差，输出至该A/D转换器；加法计算单元，将该A/D转换器的输出与期待值电压的数据相加，并储存至该存储器。3.如权利要求1或2所述的集成电路测试装置，还包含判定电路，对数字比较本文档来自技高网...

【技术保护点】
一种集成电路测试装置，其对输出多段阶电压的被测试对象进行测试，并包含：Ａ／Ｄ转换器，输入该被测试对象的输出；存储器，储存该Ａ／Ｄ转换器的输出；数字比较器，对该Ａ／Ｄ转换器的输出与比较电压数据进行比较。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：横须贺拓也，
申请(专利权)人：横河电机株式会社，
类型：发明
国别省市：JP[]