用于制造具有二极管的矩阵的光电器件的方法技术

根据本发明专利技术，一种用于制造具有二极管(2)的矩阵的光电器件(1)的方法，其中，所述二极管具有半导体堆叠(30)，所述方法包括以下步骤：‑提供生长衬底(10)，所述生长衬底具有涂覆有限定成核表面(12b)的成核层(12)的承载衬底(11)；‑在所述成核表面上沉积电介质层(20)；‑在所述电介质层中形成多个通孔(21)，所述通孔(21)延伸到所述成核表面；并且此外：o蚀刻位于所述通孔中的成核层，以便释放承载表面的上表面并暴露成核层的侧表面，从而形成成核侧面(12c)；然后o形成在承载衬底中延伸的电介质区域(13)，使得在随后的外延生长步骤期间，每个第一掺杂段(31)尤其是自成核侧面形成的；‑在所述通孔(21)中并且从所述成核表面(12b)外延生长所述半导体堆叠，使得至少所述半导体堆叠的所述第一掺杂段和有源区域(32)位于所述通孔中。

【技术实现步骤摘要】
【国外来华专利技术】用于制造具有二极管的矩阵的光电器件的方法
本专利技术的领域是具有发光二极管或光电二极管的矩阵阵列的光电器件的领域。本专利技术尤其应用于照明器件、显示屏和图像投影仪的领域，以及光电检测器和传感器的领域。
技术介绍
已经存在适于形成照明器件、显示屏或图像投影仪的具有发光二极管的矩阵阵列的光电器件。由此，文献EP2960940示出具有发光二极管的矩阵阵列的光电器件的示例。如图1示意性地示出的，该光电器件A1包括多个发光二极管A2，其每个包括彼此通过有源区域A32分隔的n掺杂段A31和p掺杂段A33形成的半导体堆叠，其中，发光二极管A2的光辐射大多从所述有源区域生成。发光二极管A2就有称为台面的结构，即它们是基于旨在形成各种掺杂段A31、A33和有源区域A32的二维半导体层的堆叠获得的，实施局部蚀刻以使得发光二极管A2单个化。在本示例中，每个二极管A2具有L形，其侧部除了在掺杂段A31形成的凹处A8以外，覆盖有钝化隔离层。电极A3支承在掺杂段A33上，电极A4在二极管A2之间延伸并与掺杂段A31形成的凹处A8接触。每个显示像素则包括由掺杂段A31、A33和有源区域A32形成的半导体堆叠，以及电极A3和A4。控制芯片A40结合(hybridized)到发光二极管A2的矩阵阵列，并在此包括电连接层A41和集成电路层A43。然而，该光电器件的制造方法具有要求有出于使得二极管像素化的目的而局部蚀刻掺杂的二维半导体层和有源层步骤的缺陷。而该蚀刻步骤可能会导致缺陷的形成，特别在被蚀刻的侧部上，这些缺陷会降低二极管的性能，这是因为侧部的不当或不足的钝化可能会产生泄露。此外，生长衬底与外延生长半导体层之间的晶格参数的差异可能会造成形成晶体缺陷，尤其是沿着生长方向延伸的贯通位错，由此损害半导体堆叠的晶体质量并因此损害二极管的性能。另外，在外延生长步骤之后的冷却期间，生长衬底与半导体堆叠之间(例如衬底的硅与基于氮化物的半导体材料之间)的热膨胀系数差异可能会在半导体堆叠中产生强机械拉伸应力，其可能会在半导体堆叠中导致开裂，或使得晶圆大幅度弯曲。在这方面，用于工程机械应力的技术可设置在生长过程中主动地将初始压缩应力引入到半导体中，例如通过插入AlN中间层或AlGaN梯度。
技术实现思路
本专利技术的目的在于至少部地弥补现有技术的缺陷，更具体地说，本专利技术的目的在于提出一种用于制造具有二极管的矩阵阵列的光电器件的方法，其允许降低二极管所基于的化合物半导体的晶体质量的风险。为此，本专利技术的主题是一种用于制造具有二极管的矩阵阵列的光电器件的方法，每个二极管包括：由第一掺杂段和第二掺杂段形成的半导体堆叠，在所述掺杂段之间设置有有源区域。每个半导体堆叠具有热膨胀系数αes。所述方法包括以下步骤：i)提供具有小于αes的热膨胀系数αsc并具有成核表面的生长衬底；ii)在成核表面上沉积由具有小于αes的热膨胀系数αmc的电绝缘材料制成的电介质层；iii)在电介质层中形成通向成核表面的多个通孔；iv)通过外延生长在通孔中并且自成核表面产生所述半导体堆叠，以使得至少第一掺杂段和有源区域位于通孔中。另外，生长衬底包括覆盖有限定成核表面的成核层的承载衬底。在步骤iii)期间，另外还实现：-蚀刻位于通孔中的成核层，以空出承载衬底的上表面并暴露成核层的侧面，从而形成成核侧面；然后-形成自承载衬底的上表面在承载衬底中或上延伸的电介质区域，以使得在步骤iv)期间，第一掺杂段尤其是自成核侧面形成的。每个通孔可竖直地通向成核表面，该成核表面然后形成与电介质层的侧边界齐平的成核侧面，该侧边界在横向上限定通孔。作为变型，每个通孔可竖直地和横向地通向成核表面，该成核表面则包括凸出到通孔中的部分。以下是该制造方法的某些优选但非限制性的方面。每个通孔可包括单个成核表面，该单个成核表面在通孔的轮廓的一部分上延伸，并且其成核侧面在与承载衬底的平面平行的平面中以凸起或连续直线的方式延伸。每个通孔被电介质层的至少一个侧边界横向地限定，成核侧面可与侧边界齐平。由此，成核表面不在通孔中凸起。每个通孔可包括成核层的凸起部，该凸起部在通孔中在承载衬底上延伸，并且不被电介质层覆盖。该凸起部可以与承载衬底接触。该凸起部的上部面(与承载衬底相对)可参与形成成核表面。该制造方法可包括在通孔中沉积薄的电介质层的步骤，以覆盖凸起部的上部面以及承载衬底的上部面(在通孔中可见)，由此形成电介质区域，同时空出成核侧面。电介质区域可以通过硅基承载衬底的氧化或氮化，或通过沉积薄的电介质层来形成。在外延生长步骤期间，可在半导体堆叠与电介质区域之间形成空的空间。而且，外延生长步骤iv)之后可以接着是去除生长衬底和半导体堆叠的包含所述空的空间的一部分的步骤，以获得连续且基本平坦的面。电介质层可具有厚度emc，并且每个半导体堆叠可具有小于或等于emc的厚度ees。此外，厚度ees可以小于emc。步骤iv)之后则可接着是产生支承在第二掺杂段上并与该第二掺杂段电接触的第二电极的步骤，其包括以下子步骤：-沉积厚度至少等于emc与ees之间的差值的导电层，以覆盖半导体堆叠和电介质层的上部面，该导电层由至少一种导电材料制成的，；-平坦化导电层，其中，在电介质层的上部面上停止蚀刻，由此形成多个第二电极，所述多个第二电极与第二掺杂段接触并分别被电介质层围绕，电介质层的上部面和第二电极的上部面然后形成光电结构的连续且基本平坦的上表面。此外，厚度ees可小于emc。在该情况中，步骤iv)之后可以接着是平坦化电介质层的步骤，其中，在半导体堆叠的上部面上停止蚀刻，电介质层的上部面和半导体堆叠的上部面然后形成光电结构的连续且基本平坦的上表面。所述方法可包括使光电结构经由其上表面与适于向二极管施加电势差的控制芯片结合的步骤。光电结构和控制芯片可以通过直接键合来结合。每个第二掺杂段可包括第一部分和过掺杂的第二部分，第一部分位于过掺杂的第二部分与有源区域之间，并且过掺杂的第二部分具有比第一部分高的掺杂水平。第二掺杂段可具有p型的导电类型。生长衬底和电介质层可以基于硅制成。半导体堆叠可以基于III-N化合物制成。在步骤iii)之后，每个通孔可自成核表面沿着相对于与生长衬底的主平面正交的轴倾斜的导向轴延伸。每个有源区域可以与对应的成核表面间隔开最小高度，该最小高度和导向轴的倾斜角预先确定以使得有源区域不位于对应的成核表面的正上方。在步骤iii)之后，每个通孔可包括通向成核表面的第一空腔，和通向电介质层的上部面并与第一空腔连通的第二空腔，电介质层包括在生长衬底上延伸并且部分地限定第二空腔的部，第二空腔相对于第一空腔横向偏移，以使得在步骤iv)之后，有源区域不位于成核表面的正上方。附图说明通过阅读本专利技术的优选实施例的以下详细描述，本专利技术的其它方面、目的、优点和特征将更好地显现，所述描述是本文档来自技高网...

【技术保护点】
1.一种用于制造具有二极管(2)的矩阵阵列的光电器件(1)的方法，每个二极管(2)包括：由第一掺杂段(31)和第二掺杂段(33)形成的半导体堆叠(30)，在所述第一掺杂段与第二掺杂段之间设置有有源区域(32)，并且所述半导体堆叠具有热膨胀系数α

【技术特征摘要】
【国外来华专利技术】20180420 FR 18534951.一种用于制造具有二极管(2)的矩阵阵列的光电器件(1)的方法，每个二极管(2)包括：由第一掺杂段(31)和第二掺杂段(33)形成的半导体堆叠(30)，在所述第一掺杂段与第二掺杂段之间设置有有源区域(32)，并且所述半导体堆叠具有热膨胀系数αes，所述方法包括以下步骤：
i)提供具有小于αes的热膨胀系数αsc的生长衬底(10)，并且所述生长衬底包括覆盖有限定成核表面(12b)的成核层(12)的承载衬底(11)；
ii)在所述成核表面(12b)上沉积由具有小于αes的热膨胀系数αmc的电绝缘材料制成的电介质层(20)；
iii)在所述电介质层(20)中形成通向所述成核表面(12b)的多个通孔(21)；
o蚀刻位于所述通孔(21)中的成核层(12)，以空出所述承载衬底(11)的上表面并暴露所述成核层(12)的侧面，从而形成成核侧面(12c)；
o形成在所述承载衬底中或上延伸的电介质区域(13、15)，以使得在外延生长的步骤iv)期间，每个第一掺杂段(31)尤其是自所述成核侧面(12c)形成的；
iv)通过外延生长在所述通孔(21)中并且自所述成核表面(12b)产生所述半导体堆叠(30)，以使得至少所述第一掺杂段(31)和所述有源区域(32)位于所述通孔(21)中。


2.如权利要求1所述的制造方法，其中，每个通孔(21)包括单个成核表面(12b)，所述单个成核表面在所述通孔(21)的轮廓的一部分上延伸，并且其成核侧面(12c)在与所述承载衬底(11)的平面平行的平面中以凸起或连续直线的方式延伸。


3.如权利要求2所述的制造方法，每个通孔被所述电介质层(20)的至少一个侧边界(22)横向地限定，其中，所述成核侧面(12c)与所述侧边界(22)齐平。


4.如权利要求2所述的制造方法，其中，每个通孔(21)包括所述成核层的凸起部(14)，所述凸起部(14)延伸到所述承载衬底(11)上的通孔(21)中，并且不被所述电介质层(20)覆盖。


5.如权利要求4所述的制造方法，其中，所述凸起部(14)的上部面(14b)参与形成所述成核表面(12b)。


6.如权利要求4所述的制造方法，所述制造方法包括以下步骤：沉积薄的电介质层(15)，以覆盖所述凸起部(14)的上部面(14b)以及所述承载衬底(11)的上部面，从而形成所述电介质区域(13、15)，同时空出所述成核侧面(12c)。


7.如权利要求1至6中任一项所述的制造方法，其中，所述电介质区域(13、15)通过硅基承载衬底(11)的氧化或氮化，或通过沉积薄的电介质层(15)来形成。


8.如权利要求1至7中任一项所述的制造方法，其中，在所述外延生长步骤期间，在...

【专利技术属性】
技术研发人员：马修·查尔斯，
申请(专利权)人：原子能和替代能源委员会，
类型：发明
国别省市：法国;FR