运算装置和运算系统制造方法及图纸

提供一种运算装置，具备：乘法部，其根据运算精度模式将多个乘法器按每一个或两个以上的乘法器进行分割并分配给一个或多个组中的各个组，在各组中，各乘法器根据运算精度模式对个别乘数及个别被乘数进行乘法运算，该个别乘数为与该组对应的乘数的至少一部分的数位范围，该个别被乘数为与该组对应的被乘数的至少一部分的数位范围；以及加法部，其根据运算精度模式将多个加法器按每一个或两个以上的加法器进行分割并分配给一个或多个组中的各个组，分配给各组的一个或两个以上的加法器对由分配给该组的各乘法器得到的各乘法运算结果进行加法运算，并输出乘数与被乘数之积。

【技术实现步骤摘要】
【国外来华专利技术】运算装置和运算系统
本专利技术涉及一种运算装置和运算系统，特别是涉及一种以可变精度执行乘法运算的运算装置和运算系统。
技术介绍
一直以来，已知一种执行双精度的乘法运算的装置。例如，专利文献1所记载的运算装置具备两个乘法器12、13、ALU37以及累加器(accumulator)24、25。对ALU37的输入部提供乘法器12、13的乘法运算结果和累加器24、25的输出。现有技术文献专利文献专利文献1：日本特开平11-259273号公报
技术实现思路
专利技术要解决的问题然而，专利文献1所记载的装置存在如下的问题：为了使两个乘法器12、13求解到最终的乘法运算结果，而使电路规模大，其结果为电力效率差。并且，近年来，期望一种运算装置，能够以小的电路规模执行可变精度的乘法运算，而不只是执行一个精度的乘法运算。一般地，单精度的乘法运算所需要的晶体管的数量为双精度的乘法运算所需要的晶体管的数量的1/4以下，半精度的乘法运算所需要的晶体管的数量为双精度的乘法运算所需要的晶体管的数量的1/16以下。因而，例如，切换地执行单精度和双精度那样的一般的运算装置就电路规模而言具有能够执行一个双精度运算、或四个单精度运算那样的晶体管数。在这种一般的运算装置中，在单精度运算时使用的晶体管为双精度运算中使用的晶体管的1/4以下。另外，还考虑能够对一个双精度运算或两个单精度运算进行切换，在该情况下也为，在单精度运算时使用的晶体管为双精度运算所使用的晶体管的1/2以下。也就是说，这种运算装置尽管为了双精度运算而具有大的电路规模，但在执行单精度运算时，运算装置内的晶体管的3/4或1/2以上不被使用而变成浪费。因此，本专利技术的目的在于提供一种能够以小的电路规模高效地分别执行多个精度的乘法运算的运算装置和运算系统。用于解决问题的方案在本专利技术的第一方式中，提供一种以可变精度执行乘法运算的运算装置。可以为，运算装置具备乘法部，该乘法部具有多个乘法器，多个乘法器是根据运算精度模式按每一个或两个以上的乘法器进行分割并分配给一个或多个组中的各个组，在各组中，各乘法器根据运算精度模式对个别乘数及个别被乘数进行乘法运算，该个别乘数为与该组对应的乘数的至少一部分的数位范围，该个别被乘数为与该组对应的被乘数的至少一部分的数位范围。可以为，运算装置具备加法部，该加法部具有多个加法器，多个加法器是根据运算精度模式按每一个或两个以上的加法器进行分割并分配给一个或多个组中的各个组，分配给各组的一个或两个以上的加法器对由分配给该组的各乘法器得到的各乘法运算结果进行加法运算，并输出乘数与被乘数之积。可以为，运算装置具备第一连接切换器，该第一连接切换器根据运算精度模式，针对一个或多个组中的各个组，将由各乘法器得到的各乘法运算结果输入到一个或两个以上的加法器中的要加上该乘法运算结果的数位位置。可以为，多个乘法器中的各个乘法器对个别乘数及个别被乘数进行乘法运算，输出包含各数位的和数据及从各数位的进位数据的乘法运算结果。可以为，多个乘法器中的各个乘法器对1个单位比特长度的个别乘数及个别被乘数进行乘法运算，输出2个单位比特长度的乘法运算结果。可以为，多个加法器中的各个加法器对2个单位比特长度的多个输入数据进行加法运算，输出2个单位比特长度的和以及与运算精度模式相应地向高数位的进位。可以为，在对2个单位比特长度以上的乘数及被乘数进行乘法运算的至少一个运算精度模式中，关于一个或多个组中的各个组，一个或两个以上的乘法器在每个循环中被输入乘数中的由各乘法器负责的数位范围的个别乘数以及被乘数中的在每个循环中从高数位起按顺序选择1个单位比特长度的个别被乘数，在每个循环中输出各个个别乘数及个别被乘数的部分积来作为乘法运算结果。可以为，第一连接切换器在每个循环中，以使乘数中的最低位侧的数位范围的个别乘数及个别被乘数的部分积与一个或两个以上的加法器中的最低位的数位范围对应的方式使一个或两个以上的乘法器输出的各个部分积移位后，输入到一个或两个以上的加法器，并与中间结果进行加法运算。可以为，运算装置还具备第二连接切换器，该第二连接切换器针对一个或多个组中的各个组，在每个循环中使中间结果向高位侧移位1个单位比特长度后输入到一个或两个以上的加法器。可以为，在2个单位比特长度以上的至少一个运算精度模式中，多个乘法器及多个加法器被分配给两个以上的组。可以为，运算装置针对两个以上的组中的各个组，利用多个循环来运算乘数与被乘数之积。可以为，在对1个单位比特长度的乘数及被乘数进行乘法运算的运算精度模式中，多个乘法器被分配给各自包括一个乘法器的多个组，分配给各组的乘法器对分配给该组的1个单位比特长度的乘数及被乘数进行乘法运算。可以为，加法部具有多个中间寄存器，所述多个中间寄存器分别与多个加法器中的各个加法器对应地设置，各自保持中间结果中的与各加法器对应的数位范围。可以为，多个加法器中的各个加法器包括第一加法元件，该第一加法元件输出包含各数位的和数据及从各数位的进位数据的加法运算结果。可以为，多个中间寄存器各自保持中间结果中的由对应的第一加法元件输出的数位范围的和数据及进位数据。可以为，加法部还具有多个第二加法元件，所述多个第二加法元件分别与多个加法器中的各个加法器对应地设置，多个第二加法元件是根据运算精度模式按每一个或每两个以上的第二加法元件进行分割并分配给一个或多个组中的各个组，所述多个第二加法元件在各组中对一个或两个以上的第一加法元件输出的和数据及进位数据进行加法运算并作为乘数与被乘数之积进行输出。在本专利技术的第二方式中，提供一种以可变精度执行乘法运算的运算装置。可以为，运算装置具备乘法部，该乘法部具有多个乘法器，所述多个乘法器各自对1个单位比特长度的两个数进行乘法运算，并输出包含各数位的和数据及从各数位的进位数据的乘法运算结果。可以为，运算装置具备加法部，该加法部具有多个加法器，所述多个加法器各自对包含由多个乘法器中的至少一个乘法器得到的乘法运算结果的至少两个输入数据进行加法运算。可以为，运算装置具备模式选择部，该模式选择部根据运算精度模式选择分割数和循环数，该分割数是将多个乘法器及多个加法器按组进行分割的分割数，所述组包括一个以上的乘法器及一个以上的加法器，且对互不相同的乘数及被乘数进行乘法运算，该循环数是在组中使用一个以上的乘法器及一个以上的加法器对乘数及被乘数进行乘法运算时使用的。可以为，模式选择部在对n个单位比特长度(n为自然数)的乘数及被乘数进行乘法运算的运算精度模式中，将多个乘法器及多个加法器分割为各自包括n个乘法器及n个加法器的至少一个组。可以为，至少一个组中的各个组内的n个乘法器在n个循环的期间内，以在一个循环内进行n组的乘法运算的方式进行每个组的n个个别乘数中的各个个别乘数与n个个别被乘数中的各个个别被乘数的乘法运算，所述n个个别乘数各自为乘数中包含的1个单位比特长度的数位范围，所述n个个别被乘数各自为被乘数中包含的1个单位比特长度的数位范围。可以为，至少一个组中的各个组内的本文档来自技高网...

【技术保护点】
1.一种运算装置，以可变精度执行乘法运算，所述运算装置具备：/n乘法部，其具有多个乘法器，所述多个乘法器是根据运算精度模式按每一个或两个以上的乘法器进行分割并分配给一个或多个组中的各个组，在各组中，各乘法器根据运算精度模式对个别乘数及个别被乘数进行乘法运算，该个别乘数为与该组对应的乘数的至少一部分的数位范围，该个别被乘数为与该组对应的被乘数的至少一部分的数位范围；/n加法部，其具有多个加法器，所述多个加法器是根据运算精度模式按每一个或两个以上的加法器进行分割并分配给所述一个或多个组中的各个组，分配给各组的所述一个或两个以上的加法器对由分配给该组的各乘法器得到的各乘法运算结果进行加法运算，并输出所述乘数与所述被乘数之积；以及/n第一连接切换器，其根据运算精度模式，针对所述一个或多个组中的各个组，将由各乘法器得到的各乘法运算结果输入到所述一个或两个以上的加法器中的要加上该乘法运算结果的数位位置。/n

【技术特征摘要】
【国外来华专利技术】20180330 JP 2018-0695681.一种运算装置，以可变精度执行乘法运算，所述运算装置具备：
乘法部，其具有多个乘法器，所述多个乘法器是根据运算精度模式按每一个或两个以上的乘法器进行分割并分配给一个或多个组中的各个组，在各组中，各乘法器根据运算精度模式对个别乘数及个别被乘数进行乘法运算，该个别乘数为与该组对应的乘数的至少一部分的数位范围，该个别被乘数为与该组对应的被乘数的至少一部分的数位范围；
加法部，其具有多个加法器，所述多个加法器是根据运算精度模式按每一个或两个以上的加法器进行分割并分配给所述一个或多个组中的各个组，分配给各组的所述一个或两个以上的加法器对由分配给该组的各乘法器得到的各乘法运算结果进行加法运算，并输出所述乘数与所述被乘数之积；以及
第一连接切换器，其根据运算精度模式，针对所述一个或多个组中的各个组，将由各乘法器得到的各乘法运算结果输入到所述一个或两个以上的加法器中的要加上该乘法运算结果的数位位置。


2.根据权利要求1所述的运算装置，其中，
所述多个乘法器中的各个乘法器对所述个别乘数及所述个别被乘数进行乘法运算，输出包含各数位的和数据及从各数位的进位数据的所述乘法运算结果。


3.根据权利要求1或2所述的运算装置，其中，
所述多个乘法器中的各个乘法器对1个单位比特长度的所述个别乘数及所述个别被乘数进行乘法运算，输出2个单位比特长度的所述乘法运算结果，
所述多个加法器中的各个加法器对2个单位比特长度的多个输入数据进行加法运算，输出2个单位比特长度的和以及与所述运算精度模式相应地向高数位的进位。


4.根据权利要求1至3中的任一项所述的运算装置，其中，
在对2个单位比特长度以上的所述乘数及所述被乘数进行乘法运算的至少一个运算精度模式中，
关于所述一个或多个组中的各个组，
所述一个或两个以上的乘法器在每个循环中被输入所述乘数中的由各乘法器负责的数位范围的所述个别乘数以及所述被乘数中的在每个循环中从高数位起按顺序选择1个单位比特长度的所述个别被乘数，在每个循环中输出各个所述个别乘数及所述个别被乘数的部分积来作为所述乘法运算结果，
所述第一连接切换器在每个循环中，以使所述乘数中的最低位侧的数位范围的所述个别乘数及所述个别被乘数的所述部分积与所述一个或两个以上的加法器中的最低位的数位范围对应的方式将所述一个或两个以上的乘法器输出的各个所述部分积移位后，输入到所述一个或两个以上的加法器，并与中间结果进行加法运算，
所述运算装置还具备第二连接切换器，所述第二连接切换器针对所述一个或多个组中的各个组，在每个循环中使所述中间结果向高位侧移位1个单位比特长度后输入到所述一个或两个以上的加法器。


5.根据权利要求4所述的运算装置，其中，
在2个单位比特长度以上的至少一个运算精度模式中，所述多个乘法器及所述多个加法器被分配给两个以上的组，
所述运算装置针对所述两个以上的组中的各个组，利用多个循环来运算所述乘数与所述被乘数之积。


6.根据权利要求4或5所述的运算装置，其中，
在对1个单位比特长度的所...

【专利技术属性】
技术研发人员：牧野淳一郎，似鸟启吾，坪内美幸，
申请(专利权)人：国立研究开发法人理化学研究所，
类型：发明
国别省市：日本;JP