多路数字信号传输的编解码电路制造技术

本发明专利技术提供了一种多路数字信号传输的编解码电路，包括依次连接的编码电路、传输通道、解码电路，所述编码电路包括边沿调制电路、刷新电路和调制器，第一输入信号输入所述边沿调制电路、第二输入信号输入所述刷新电路，所述边沿调制电路和刷新电路的输出端均与调制器相连接，所述调制器输出调制信号并发送给传输通道；所述解码电路相应解码出第一输出信号和第二输出信号。

【技术实现步骤摘要】
多路数字信号传输的编解码电路
本专利技术涉及一种编解码电路，特别是一种多路数字信号传输的编解码电路。
技术介绍
在数字隔离器的应用中，常常需要同时传输一路以上的多路输入信号，隔离器可以实现输入端和输出端的电气隔离。在第一种现有技术中，每一路输入信号使用一个单通道的数字隔离器，但是，在这种情况下，数字隔离器的数量必须和输入信号的数量统一，占用面积大，成本也相对较高。而在第二种现有技术中，可使用采样信号对多路(两路或两路以上)的输入信号进行采样，并将采样结果送入编码电路中进行编码，再经过隔离器进行传输，最后通过解码电路进行解码后输出。此时隔离器的通道的数量小于输入信号的数量。但是，在此种方式中，采样电路会有采样误差，带来传输抖动。多路输入信号在采样信号的作用下送入编码电路，采样信号与多路输入信号的不同步会带来输出信号与输入信号的时延不固定。因此，必须设计一种可同时传输多路输入信号的、且输出信号和输入信号的时延固定的编解码电路。
技术实现思路
为解决上述问题之一，本专利技术提供了一种多路数字信号传输的编解码电路，包括依次连接的编码电路、传输通道、解码电路，所述编码电路包括边沿调制电路、刷新电路和调制器，第一输入信号输入所述边沿调制电路、第二输入信号输入所述刷新电路，所述边沿调制电路和刷新电路的输出端均与调制器相连接，所述调制器输出调制信号并发送给传输通道；所述解码电路相应解码出第一输出信号和第二输出信号。作为本专利技术的进一步改进，所述刷新电路输出刷新信号，在第二输入信号从第一电平跳变至第二电平后，所述刷新信号开始输出并保持输出跳变信号；在第二输入信号从第二电平跳变至第一电平后，所述刷新信号开始并输出固定电平。作为本专利技术的进一步改进，在第二输入信号从第一电平跳变至第二电平后并经过延时期，所述刷新信号开始输出并保持输出跳变信号。作为本专利技术的进一步改进，所述边沿调制电路包括第一延时电路、第二延时电路和异或门，所述第一输入信号分别输入第一延时电路和第二延时电路，异或门的两个输入端分别连接于第二延时电路的输入端和输出端；所述第一延时电路的输出端和异或门的输出端均与调制器相连接。作为本专利技术的进一步改进，所述第一延时电路的延时小于第二延时电路的延时，且大于刷新电路的刷新信号脉冲宽度。作为本专利技术的进一步改进，当第二输入信号为第一电平时，所述调制信号输出固定电平；当第二输入信号为第二电平且第一输入信号也为第二电平时，所述调制信号输出带有第一电平毛刺的第二电平信号或带有第二电平毛刺的第一电平信号；当第二输入信号为第二电平且第一输入信号为第一电平时，所述调制信号输出带有第二电平毛刺的第一电平信号或带有第一电平毛刺的第二电平信号。作为本专利技术的进一步改进，所述固定电平为预设的高电平或低电平，或者为第二输入信号的下降沿时刻下与第一输入信号相同或相反的电平。作为本专利技术的进一步改进，所述传输通道设有一个且为数字隔离器。作为本专利技术的进一步改进，所述解码电路包括毛刺消除电路，所述传输通道输出隔离信号并接入所述毛刺消除电路，所述毛刺消除电路输出第一输出信号。作为本专利技术的进一步改进，所述解码电路包括边沿检测电路、时钟产生电路和计时器控制电路，所述传输通道输出隔离信号并接入边沿检测电路，所述边沿检测电路和时钟产生电路的输出端接入计时器控制电路，所述计时器控制电路输出第二输出信号。作为本专利技术的进一步改进，所述时钟产生电路输出周期性时钟信号；在N个周期的周期性时钟信号内，若边沿检测电路检测到隔离信号发生边沿跳变，所述第二输出信号输出第二电平，若边沿检测电路未检测到隔离信号发生边沿跳变，所述第二输出信号输出第一电平；N≥1。与现有技术相比，本专利技术中，首先，本专利技术中通过编码电路和解码电路，可以对多路输入信号进行编码和解码，从而可以实现两路输入信号的传输。并且，本专利技术中，第一输入信号通过边沿调制电路进行边沿调制，第二输入信号通过刷新电路进行调制，可将第一输入信号和第二输入信号整合并通过一个传输通道进行传输，从而占用更小的芯片面积，降低了芯片的功耗。附图说明图1为本专利技术多路数字信号传输的编解码电路的电路结构示意图；图2为本专利技术多路数字信号传输的编解码电路中各路信号的时序图。具体实施例为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。如图1至图2所示，本专利技术提供了一种多路数字信号传输的编解码电路，包括依次连接的编码电路10、传输通道50、解码电路60，所述编码电路10包括边沿调制电路、刷新电路1和调制器2，第一输入信号DIN1输入所述边沿调制电路、第二输入信号DIN2输入所述刷新电路1，所述边沿调制电路和刷新电路1的输出端均与调制器2相连接，所述调制器2输出调制信号ISO_IN并发送给传输通道50；所述解码电路60相应解码出第一输出信号DOUT1和第二输出信号DOUT2。本专利技术中，首先，本专利技术中通过编码电路10和解码电路60，可以对多路输入信号进行编码和解码，从而可以实现两路输入信号的传输。当然，若有两路以上的输入信号，也可以采用类似的编解码电路进行传输。并且，本专利技术中，第一输入信号DIN1通过边沿调制电路进行边沿调制，第二输入信号DIN2通过刷新电路1进行调制，可将第一输入信号DIN1和第二输入信号DIN2整合并通过一个传输通道50进行传输，从而占用更小的芯片面积，降低了芯片的功耗。其中，所述第二输入信号DIN2的频率低于第一输入信号DIN1的频率，即，所述第一输入信号DIN1为高速信号，第二输入信号DIN2为低速信号。因而第二输入信号DIN2可应用所述刷新电路1并相应进入调制器2中进行调制。并且，优选的，在本具体实施方式中，所述编码电路10和解码电路60分别在两颗独立的芯片晶粒上。所述刷新电路1输出刷新信号CLKRF，在第二输入信号DIN2从第一电平跳变至第二电平后，所述刷新信号CLKRF开始输出并保持输出跳变信号；在第二输入信号DIN2从第二电平跳变至第一电平后，所述刷新信号CLKRF开始并输出固定电平。所述第二输入信号DIN2输入至刷新电路1并输出刷新信号CLKRF，所述刷新电路1可根据第二输入信号DIN2的电平变化进行刷新信号CLKRF的变化。具体的，在本具体实施方式中，所述第一电平为低电平，第二电平为高电平。因而，如图2所示，所述第二输入信号DIN2从低电平跳变至高电平后，所述刷新信号CLKRF开始输出并保持输出跳变信号；所述第二输入信号DIN2从高电平跳变至低电平后，所述刷新信号CLKRF开始并输出固定电平。所述刷新电路1可产生跳变信号，该跳变信号在高电平和低电平之间跳变，且频率固定，且跳变信号的频率较高。所述刷本文档来自技高网...

【技术保护点】
1.一种多路数字信号传输的编解码电路，包括依次连接的编码电路、传输通道、解码电路，其特征在于，所述编码电路包括边沿调制电路、刷新电路和调制器，第一输入信号输入所述边沿调制电路、第二输入信号输入所述刷新电路，所述边沿调制电路和刷新电路的输出端均与调制器相连接，所述调制器输出调制信号并发送给传输通道；所述解码电路相应解码出第一输出信号和第二输出信号。/n

【技术特征摘要】
20200803 CN 20201076695531.一种多路数字信号传输的编解码电路，包括依次连接的编码电路、传输通道、解码电路，其特征在于，所述编码电路包括边沿调制电路、刷新电路和调制器，第一输入信号输入所述边沿调制电路、第二输入信号输入所述刷新电路，所述边沿调制电路和刷新电路的输出端均与调制器相连接，所述调制器输出调制信号并发送给传输通道；所述解码电路相应解码出第一输出信号和第二输出信号。


2.根据权利要求1所述的编解码电路，其特征在于，所述刷新电路输出刷新信号，在第二输入信号从第一电平跳变至第二电平后，所述刷新信号开始输出并保持输出跳变信号；在第二输入信号从第二电平跳变至第一电平后，所述刷新信号开始并输出固定电平。


3.根据权利要求2所述的编解码电路，其特征在于，在第二输入信号从第一电平跳变至第二电平后并经过延时期，所述刷新信号开始输出并保持输出跳变信号。


4.根据权利要求1所述的编解码电路，其特征在于，所述边沿调制电路包括第一延时电路、第二延时电路和异或门，所述第一输入信号分别输入第一延时电路和第二延时电路，异或门的两个输入端分别连接于第二延时电路的输入端和输出端；所述第一延时电路的输出端和异或门的输出端均与调制器相连接。


5.根据权利要求4所述的编解码电路，其特征在于，所述第一延时电路的延时小于第二延时电路的延时，且大于刷新电路的刷新信号脉冲宽度。


6.根据权利要求1所述的编解码...

【专利技术属性】
技术研发人员：盛云，孙园杰，张昊，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：发明
国别省市：江苏;32