芯片测试方法技术

一种芯片测试方法，包括获取第二芯片中第二电路模块的活性数值，依据第二电路模块的活性数值计算第二电路模块中电路单元的功耗；依据电路单元的功耗计算电路单元的电源电压降；以及判断电路单元的电源电压降是否满足签核标准，当电路单元的电源电压降不满足签核标准时，修正第二芯片。

【技术实现步骤摘要】
芯片测试方法
本申请涉及单芯片测试技术，特别涉及产品化前的验证程序。
技术介绍
芯片在实际产品化前，需要进行一连串的分析验证，对可能的缺失进行修正。电源电压降(IR-drop)分析为其中一种。电源电压降是指集成电路中电源电压(SourceVoltage)以及接地电压(GroundVoltage)到电路单元的走线给电路单元的电压供应带来的电压损耗。随着半导体工艺的不断演进，电源网络中金属线的宽度越来越窄，导致单位线长的电阻值不断变大，而供电电压也越来越小，所以电源电压降对芯片性能的影响越来越明显。因此，芯片的电源电压降分析(IR-dropanalysis)结果是否满足签核(signoff)标准是芯片交付量产前的一个必要步骤。而如何高效获取电源电压降分析结果以判断电源电压降分析结果是否满足签核标准，为本
一项重要课题。
技术实现思路
本申请涉及快速高效且可靠地实现对单芯片的电源电压降分析。根据本申请一种实施方式实现的一种单芯片测试方法，包括获取第二芯片中第二电路模块的活性数值，依据第二电路模块的活性数值计算第二电路模块中电路单元的功耗；依据电路单元的功耗计算电路单元的电源电压降；以及判断电路单元的电源电压降是否满足签核标准，当电路单元的电源电压降不满足签核标准时，修正第二芯片。特举实施例，并配合所附图示，详细说明本
技术实现思路
。附图说明图1为本专利技术一实施例所述的获得主时钟频率的方法100的流程图；图2为本专利技术一实施例所述的非向量式电源电压降分析方法200的流程图；图3为本专利技术一实施例所述的基于非向量式电源电压降分析方法200的芯片测试方法300的流程图；图4为本专利技术一实施例所述的向量式电源电压降分析方法的芯片测试方法400流程图；以及图5为本专利技术一实施例所述的处理器500的示意图。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照权利要求书界定。电源电压降分析(IR-dropanalysis)通常是基于波形文件VCD(valuechangedump)而进行，其中，波形文件VCD是基于布局布线(placeandroute，简称PR)数据库而产生。因为建立布局布线数据库是与布局布线同步进行且需在布局阶段、布线阶段完成后才能完成，所以电源电压降分析的进行需要被安排在耗时较久的布局阶段、布线阶段以及产生波形文件VCD之后。而使电源电压降的热点(IRhotspot)不能被及时发现，其中，热点是指与电源电压的比值大于预设值的电路单元的电源电压降。不同于基于波形文件VCD向量(vectorbased)的电源电压降分析，本申请提出一种非向量(vectorless)式的电源电压降分析技术，可以同步于建立布局布线数据库进行。一种实施方式中，藉由处理器判断芯片设计是否满足电源电压降的签核标准。处理器整合第一芯片的信息，以作为第二芯片进行电源电压降分析的依据。工程师将第一芯片的信息上传至处理器后，处理器可以直接获取第一芯片的信息并对第二芯片进行电源电压降分析，以使第二芯片的电源电压降热点在设计早期，例如在建立布局布线数据库的过程中即可被发现及纠正。一种实施方式中，藉由处理器进行本申请所述的非向量式电源电压降分析，包括根据电源电压将第一芯片划分为多个电路模块，获得每一电路模块的平均活性数值(activity)，将这些平均活性数值反标至第二芯片中对应的电路模块，作为第二芯片的电路单元中对应的电路模块的活性数值，以对第二芯片的功耗及电源电压降进行计算。其中平均活性数值，是指某一时长内，芯片中某一电路模块，所有电路单元的翻转率(ToggleRate)的均值，翻转率是指电路单元的输入输出信号在一个时钟周期内的电平翻转次数。如此一来，无需波形文件VCD，藉由对第二芯片中对应的电路模块反标这些平均活性数值，即可仿真出第二芯片的电源电压降信息，提前评估电源电压降的热点，以及时修改第二芯片的设计。一种实施方式中，在根据电源电压将第一芯片划分为多个电路模块后，还可以根据电路模块的至少一个功能作进一步的划分，例如依据一个电路模块的多个功能，将一个电路模块进一步划分为多个电路模块。根据本专利技术一实施例，藉由处理器，在第一芯片中，将对应至相同值的电源电压的电路单元划分至同一电路模块，以此将第一芯片划分为至少一个电路模块，以第一电路模块代表第一芯片的任一电路模块；在第二芯片中，将对应至相同值的电源电压的电路单元划分至同一电路模块，以此将第二芯片划分为至少一个电路模块，第二芯片的电路模块中包括至少一个第二电路模块以及可能有的至少一个第三电路模块。根据所具备的电源电压，第二电路模块可以在第一芯片中匹配到具有相同电源电压的第一电路模块。根据所具备的电源电压，第三电路模块不能在第一芯片中匹配到具有相同电源电压的第一电路模块。根据本专利技术另一实施例，藉由处理器，在第一芯片中，将对应至相同值的电源电压以及同一功能的电路单元划分至同一电路模块，以此将第一芯片划分为至少一个电路模块，以第一电路模块代表第一芯片的任一电路模块；在第二芯片中，将对应至相同值的电源电压以及同一功能的电路单元划分至同一电路模块，以此将第二芯片划分为至少一个电路模块，第二芯片的电路模块中包括至少一个第二电路模块以及可能有的至少一个第三电路模块。依据所具备的电源电压以及功能，第二电路模块可以在第一芯片中匹配到具有相同电源电压以及相同功能的第一电路模块。依据所具备的电源电压或功能，第三电路模块不能在第一芯片中匹配到具有相同电源电压以及相同功能的第一电路模块。一种实施方式中，藉由处理器执行平均活性数值获取指令Get_Activity计算第一芯片的第一电路模块的平均活性数值，将第一芯片的平均活性数值设定为第二芯片中对应的第二电路模块的平均活性数值。其中，执行平均活性数值取得指令Get_Activity包括获取该第一电路模块的电平翻转频度(transitiondensity)以及主时钟频率(mainclockfrequency)，其中，电平翻转频度是指1秒内第一电路模块的所有电路单元的输入输出信号平均的电平翻转次数。第一电路模块的电平翻转频度可以由第一电路模块的平均活性数值与第一电路模块的主时钟频率相乘得出，表达式如下：Transition_density＝Activity×Main_Clk_Freq其中，Transition_density为第一电路模块的电平翻转频度，Activity为平均活性数值，且Main_Clk_Freq为第一电路模块的主时钟频率。因此，第一电路模块的平均活性数值可以由以下算式算出：Activity＝Transition_density/Main_Clk_Freq其中，第一电路模块的电平翻转频度Transition_density是由处理器执行电平翻转频度取得指令获得。图1为本专利技术一实施例所述的获得第一电路模块的主时钟频率Main_C本文档来自技高网...

【技术保护点】
1.一种芯片测试方法，包括：/n获取第二芯片中第二电路模块的活性数值；/n依据所述第二电路模块的活性数值计算所述第二电路模块中电路单元的功耗；/n依据所述电路单元的功耗计算所述电路单元的电源电压降；以及/n判断所述电路单元的电源电压降是否满足签核标准，/n当所述电路单元的所述电源电压降不满足所述签核标准时，修正所述第二芯片。/n

【技术特征摘要】
1.一种芯片测试方法，包括：
获取第二芯片中第二电路模块的活性数值；
依据所述第二电路模块的活性数值计算所述第二电路模块中电路单元的功耗；
依据所述电路单元的功耗计算所述电路单元的电源电压降；以及
判断所述电路单元的电源电压降是否满足签核标准，
当所述电路单元的所述电源电压降不满足所述签核标准时，修正所述第二芯片。


2.如权利要求1所述的芯片测试方法，包括：
将第一芯片划分为至少一个第一电路模块，其中每一该第一电路模块具有一电源电压。


3.如权利要求2所述的芯片测试方法，包括：
将所述第一电路模块的活性数值作为所述第二电路模块的活性数值，其中该第二电路模块的电源电压与该第一电路模块的电源电压相同。


4.如权利要求2所述的芯片测试方法，包括：
获取所述第一电路模块的电平翻转频度；
判断所述第一电路模块的主要操作频率；以及
将所述电平翻转频度除以所述主要操作频率，获得所述第一电路...

【专利技术属性】
技术研发人员：罗学涛，蒋昊，李冰，林哲民，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：发明
国别省市：上海;31