用于图像传感器的具有多种宽度的计数器设计制造技术

本发明专利技术公开了用于图像传感器的具有各种宽度的计数器设计。图像传感器包含布置在像素阵列的行和列中的多个图像像素。多个存储单元个别地耦合到所述像素阵列的对应列。所述存储单元布置在存储体中。所述存储体包含耦合到所述像素阵列的第一列的第一存储单元。所述第一存储单元包含具有第一宽度的第一计数器。第二存储单元耦合到所述像素阵列的第二列。所述第二存储单元包括具有第二宽度的第二计数器。所述第一宽度与所述第二宽度不同。

【技术实现步骤摘要】
用于图像传感器的具有多种宽度的计数器设计
本专利技术大体上涉及图像传感器的计数器的设计，且尤其涉及具有非均匀尺寸的计数器。
技术介绍
图像传感器已经是普遍存在的。它们广泛用于数字照相机、便携式电话、安全照相机以及医疗、汽车和其它应用。制造图像传感器的技术持续高速发展。例如，要求图像传感器有更高的分辨率和更低的功耗，就促使图像传感器进一步小型化并集成到数字设备中。提高图像分辨率和帧频需要更高的数据传送速率，以将成像传感器的像素值存储到存储器。通常，将存储这些像素值的存储器布置为存储体的一行存储单元。在存储体内，每个存储单元可操作地耦合到成像传感器的一列像素，以接收和存储来自该列像素中的像素的数据。随着帧频和图像分辨率的提高，从图像传感器到存储体的数据传送速率也提高。实际上，通过提高存储单元的运行频率来提高数据传输速率，这又提高了存储体的个别存储单元的功耗。因此，当向存储体的一行存储单元提供固定电源电压VDD时，每一存储单元在运行时吸收一些电流，且该行中的后续存储单元的电源电压下降。结果，一些存储单元可能不具有足够的电压来正常运行，尤其是在较高频率下和/或当距离VDD源更远时。因此，需要系统和方法来改善对存储体的存储单元的电压传输。
技术实现思路
在一个方面中，本申请提供一种图像传感器，所述图像传感器包括：布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度(W)的第一计数器，以及耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，其中所述第一宽度与所述第二宽度不同。在另一方面中，本申请进一步提供一种图像传感器，所述图像传感器包括：布置在像素阵列的行和列中的多个图像像素；以及多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一尺寸的第一计数器，以及耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二尺寸的第二计数器，其中所述第一尺寸与所述第二尺寸不同。在另一方面中，本申请进一步提供一种操作图像传感器的方法，所述方法包括：通过所述图像传感器的图像像素获取图像，其中所述图像像素布置在像素阵列的行和列中；通过多个比较器比较像素值，其中每个比较器可操作地耦合到一列像素；通过包括多个存储单元的存储体接收所述比较器的输出，其中个别存储单元从其相应的比较器接收输入；以及通过提供给所述存储体的位于外围的存储单元的电源电压(VDD)来使所述存储体通电，其中所述多个存储单元包括：通过其对应的比较器耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度的第一计数器，以及通过其对应的比较器耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，其中所述第一宽度与所述第二宽度不同。附图说明以下附图描述了本专利技术的非限制性和非穷举性的实施例，其中，除非另有说明，否则在各个视图中相同的附图标记表示相同的部件。图1是根据本技术的实施例的存储体的设计过程的流程图。图2是根据本技术的实施例的图像传感器的示意图。图3是根据本技术的实施例的存储单元的示意图。图4是根据本技术的实施例的计数器的尺寸分布的曲线图。图5示出根据本技术的实施例的存储体中的电压分布的曲线图。图6是根据本技术的实施例的计数器频率的曲线图。在附图的几个视图中，相应的附图标记表示相应的部件。本领域技术人员将理解，附图中的元件是为了简单和清楚起见而示出的，且并不一定按比例绘制。例如，附图中的一些元件的尺寸可以相对于其它元件被放大，以帮助提高对本专利技术的各种实施例的理解。而且，在商业上可行的实施例中有用的或必需的常见但众所周知的元件通常没有被描绘，以便于使本专利技术的这些各种实施例的视图更加清晰。具体实施方式本专利技术公开了用于图像传感器的计数器，特别是具有非均匀尺寸的计数器。在以下描述中，阐述了许多具体细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可以在没有一个或多个特定细节的情况下，或者利用其它方法、组件、材料等来实施本文所描述的技术。在其它情况下，没有详细示出或描述众所周知的结构、材料或操作，以避免模糊某些方面。本说明书中对“一个示例”或“一个实施例”的引用意味着结合所述示例描述的特定特征、结构或特性被包含在本专利技术的至少一个示例中。因此，在本说明书各处出现的短语“在一个示例中”或“在一个实施例中”不一定都指同一示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定特征、结构或特性。在整个说明书中，使用了若干技术术语。这些术语具有其在本领域中的通常含义，除非在本文中具体定义或其使用的上下文另外清楚地表明并非如此。应当注意，元素名称和符号在本文献中可以互换使用(例如，Si相对于硅)；然而，这两者具有相同的含义。根据本技术的教导的示例涉及具有可变尺寸的计数器。通常，从像素阵列接收数据的存储单元布置在存储体中。在一些实施例中，每个存储单元从相应的像素列接收数据。存储单元可以耦合到比较器，比较器将存储单元与像素列的给定像素连接一段持续时间。在给定存储单元内，专用计数器捕获对应于像素的电荷的数字值(也称为像素值或像素的值)。这些数字值(例如，像素(i,j)的计数器第一位、计数器第二位等)存储在相关联的数据存储单元(例如，锁存器或数据锁存器)上。在捕获像素(i,j)的值之后，比较器将存储单元与下一个像素(i+1,j)连接，并且重复该过程，直到捕获并存储图像传感器的所有像素的值。图1是根据本技术的实施例的存储体的设计过程20的流程图。具体地，图1中示出的设计过程与设计存储单元的计数器有关。随着图像传感器的带宽和分辨率的提高，存储单元的计数器运行的速度也应相应地提高(框22)。通常，当形成计数器的晶体管的尺寸增大时，计数器运行得更快，导致计数器本身的尺寸增大(框24)。然而，较大的计数器通常也消耗更多的功率(框26)，因为它们较大的晶体管趋于吸收更多的电流。框22至24中所示的一系列设计步骤的一些分支将结合框28和30在下面进行讨论。在一些实施例中，整个存储体的存储单元连接到共通电源电压(VDD)和共通接地电压(VGND)。可以将电源VDD和VGND的导电迹线附接到(例如)存储体的外围。存储体中的个别存储单元可以视为串联运行的电阻器，如下面参考图2更详细解释的。存储单元的此串联布置的结果是，电压差VDD-VGND通常沿着一行存储单元变化。例如，更接近VDD和VGND源的位于外围的存储单元具有可用于其运行的更高的电压差VDD-VGND。相反，更加位于中心的存储体内的那些存储单元具有较小的电压差VDD-VGND(也称为“I本文档来自技高网...

【技术保护点】
1.一种图像传感器，其包括：/n布置在像素阵列的行和列中的多个图像像素；以及/n多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：/n耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度(W)的第一计数器，以及/n耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，/n其中所述第一宽度与所述第二宽度不同。/n

【技术特征摘要】
20190517 US 16/416,0241.一种图像传感器，其包括：
布置在像素阵列的行和列中的多个图像像素；以及
多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：
耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一宽度(W)的第一计数器，以及
耦合到所述像素阵列的第二列的第二存储单元，其中所述第二存储单元包括具有第二宽度的第二计数器，
其中所述第一宽度与所述第二宽度不同。


2.根据权利要求1所述的图像传感器，其中所述第一存储单元相对于所述存储体位于外围，其中所述第二存储单元相对于所述存储体位于中心，且其中所述第二宽度大于所述第一宽度。


3.根据权利要求2所述的图像传感器，其中所述存储体进一步包括耦合到所述像素阵列的第三列的第三存储单元，其中所述第三存储单元包括耦合到所述像素阵列的第三列的第三计数器，其中所述第三计数器具有第三宽度，且其中所述第三宽度不同于所述第一宽度和所述第二宽度。


4.根据权利要求3所述的图像传感器，其中所述存储体的所述第三存储单元在所述第一存储单元与所述第二存储单元之间，其中所述第三宽度大于所述第一宽度，且其中所述第三宽度小于所述第二宽度。


5.根据权利要求2所述的图像传感器，其中所述第一存储单元包括包含所述第一计数器的第一多个计数器，其中所述第二存储单元包括包含所述第二计数器的第二多个计数器，其中所述第一多个计数器具有所述第一宽度，且其中所述第二多个计数器具有所述第二宽度。


6.根据权利要求2所述的图像传感器，其中所述第一存储单元和所述第二存储单元包括数据锁存器。


7.根据权利要求6所述的图像传感器，其中所述第一存储单元包括多个数据锁存器，且其中所述多个数据锁存器中的个别数据锁存器被配置为捕获所述第一计数器的给定位。


8.根据权利要求2所述的图像传感器，其中个别存储单元耦合到所述像素阵列的所述列，其中所述存储体由电源电压(VDD)供电，所述电源电压供应到所述存储体的位于外围的存储单元，且其中所述位于外围的存储单元的所述VDD与接地电压(VGND)之间的电压降大于位于中心的存储单元的所述VDD与所述VGND之间的电压降。


9.一种图像传感器，其包括：
布置在像素阵列的行和列中的多个图像像素；以及
多个存储单元，其个别地耦合到所述像素阵列的相应列，其中所述多个存储单元布置在存储体中，且其中所述存储体包括：
耦合到所述像素阵列的第一列的第一存储单元，其中所述第一存储单元包括具有第一尺...

【专利技术属性】
技术研发人员：王泽健，张俊祥，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国;US