高效的多模式验证平台及方法技术

本发明专利技术提供了一种高效的多模式验证平台及方法，包括：步骤1，将测试激励输入多模式验证平台，多模式验证平台分别调用library和IP，进行软件仿真验证；步骤2，在软件仿真验证过程中发现错误，返回DUT目录，修改芯片设计文件；步骤3，在软件仿真验证过程中没有错误出现，执行FPGA硬件系统原型验证。本发明专利技术兼容了FPGA开发条件下的软件仿真验证和FPGA硬件系统原型验证，软件仿真验证支持单个testcase或多个testcase并行仿真，每个testcase仿真结果有各自的空间保存，不会被覆盖，多模式验证平台支持设计文件自动读入，实时刷新，可支持自动全编译和手动分步骤编译，有效避免了工程文件管理困难，减轻了工程编译及线上调试的繁琐操作。

【技术实现步骤摘要】
高效的多模式验证平台及方法
本专利技术涉及数字集成电路设计与验证
，特别涉及一种高效的多模式验证平台及方法。
技术介绍
著名的摩尔定律指出，集成电路的芯片可容纳的晶体管数目，每隔约18个月便会增加一倍，性能也提升一倍，这使得芯片的复杂度越来越高，给数字集成电路的验证工作带来了严峻挑战，当前的验证可分为两种模式，一是软件仿真验证，另一个是硬件系统原型验证。软件仿真验证是基于验证方法学(UVM、VMM等)通过语言编程方式建立测试激励进行验证，该验证方式环境复杂，编程、仿真及调试工作繁重，且很难对芯片的实际应用场景考虑周全。硬件系统原型验证，其核心是利用FPGA芯片实现所设计的数字集成电路的功能，在板级硬件上直接验证芯片的正确性，FPGA(FieldProgrammableGateArray)是一种现场可编程器件，无需进行集成电路的实际芯片生产，通过编程方式即可以快速实现模拟各种集成电路的应用。当前大部分的FPGA芯片都拥有巨大的逻辑、存储及IP资源，因此在芯片设计前端验证中，可以利用FPGA搭建系统级的硬件验证平台，在FPGA上完成整个芯片的全部或部分功能。通过FPGA板级调试，可以快速验证芯片设计中隐藏的bug，可以直观感受芯片设计的效果，发现系统设计的缺陷或应用的局限性。从而减少芯片设计的验证周期。
技术实现思路
本专利技术提供了一种高效的多模式验证平台及方法，其目的是为了解决传统的验证平台的验证效率不高，质量较差，验证平台维护困难的问题。为了达到上述目的，本专利技术的实施例提供了一种高效的多模式验证平台，包括：asic模块，所述asic模块包括芯片设计的软件仿真平台和配置文件；config模块，所述config模块包括多模式验证平台的全局配置文件；fpga模块，所述fpga模块包括FPGA系统原型验证平台和配置文件。其中，所述asic模块包括：analog单元，所述analog单元包括模拟集成电路IP模型；bin单元，所述bin单元包括常用文件处理脚本；config单元，所述config单元包括DUT.f、DUT_fpga.f、MODEL.f、TB.f、TESTLIST.*和芯片设计的软件仿真所需配置文件；doc单元，所述doc单元用于存放芯片研发过程中的记录文件；lib单元，所述lib单元用于存放芯片设计工艺库和软核IP；models单元，所述models单元包括芯片实际应用的外围设备模型和软件仿真监测器；sim单元，所述sim单元设置有两个子目录空间task和run，所述task包括testcase库，所述run为仿真结果存放空间；tb单元，所述tb单元为芯片验证的测试激励；verilog目录，所述verilog目录包括整个芯片设计文件。其中，所述fpga模块包括：设计输入文件，所述设计输入文件包括fpga_edif单元、fpga_edif单元和fpga_hdl单元；mem_init单元，所述mem_init单元包括存储器的初始化数据；reports单元，所述reports单元包括FPGA编译报告输出存放空间；result单元，所述result单元包括FPGA编译结果输出存放空间；run单元，所述run单元为FPGA执行编译的空间；tcl单元，所述tcl单元包括FPGA执行编译和系统原型验证的配置和脚本文件。本专利技术的实施例还提供了一种高效的多模式验证方法，包括：步骤1，将测试激励输入多模式验证平台，多模式验证平台分别调用library和IP，进行软件仿真验证；步骤2，在软件仿真验证过程中发现错误，返回DUT目录，修改芯片设计文件；步骤3，在软件仿真验证过程中没有错误出现，执行FPGA硬件系统原型验证；步骤4，在执行FPGA硬件系统原型验证过程中发现错误，返回DUT目录，修改芯片设计文件，重新进行软件仿真验证和FPGA硬件系统原型验证。其中，所述步骤1具体包括：进行单个testcase的仿真验证：步骤1.1.1，在多模式验证平台中添加新的testcase，输入仿真指令；步骤1.1.2，多模式验证平台对仿真指令进行解析，包括寻找testcase的定义、寻找testcase所需文件、汇总仿真的编译宏定义和编译指令、运行仿真前的设置脚本、缓存仿真结束时的结果检测脚本和建立仿真结果的保存目录；步骤1.1.3，读取DUT各文件和相关的配置文件；步骤1.1.4，启动软件仿真验证，软件仿真验证结束后自动运行软件仿真验证结果检测脚本；步骤1.1.5，查看软件仿真验证结果，软件仿真验证结果包含仿真的信息记录文件和运行脚本进行结果数据检测的报告文件；步骤1.1.6，在软件仿真验证过程中发现有错误存在，返回DUT目录，修改芯片设计文件，重新执行当前testcase的软件仿真验证，在软件仿真验证过程中没有发现错误存在，添加一个新的testcase，循环以上操作，直到覆盖芯片设计的所有功能。其中，所述步骤1还包括：进行回归仿真时多个testcase并行仿真验证：步骤1.2.1，设置testcase列表，将设置testcase列表添加到多模式验证平台；步骤1.2.2，多模式验证平台对仿真指令进行解析，包括寻找每个testcase的定义、寻找每个testcase所需文件、汇总每个testcase仿真的编译宏定义和编译质量、运行每个testcase仿真前的设置脚本和缓存每个testcase仿真结束时的结果检测脚本；步骤1.2.3，读取DUT各文件和相关的配置文件；步骤1.2.4，启动软件仿真验证，每个testcase软件仿真验证结束后自动运行软件仿真验证结果检测脚本；步骤1.2.5，汇总软件仿真验证结果；步骤1.2.6，查看回归仿真报告，包括每个testcase软件仿真验证是否正确结束和仿真的代码覆盖率。其中，所述步骤4具体包括：进行FPGA全编译和系统原型验证：步骤4.1.1，多模式验证平台对输入指令进行解析，包括设置FPGA全编译过程中相关的变量值、判断操作模式和执行FPGA编译前的设置脚本；步骤4.1.2，启动Vivado软件，若当前没有建立FPGA工程，则自动建立FPGA工程，否则自动加载FPGA工程；步骤4.13，执行综合和综合后的时序分析，输出综合结果和时序分析报告，将输出的综合结果和时序分析报告以当天日期为版本号保存；步骤4.1.4，执行后端PR，输出后端PR的结果和报告，将输出的后端PR的结果和报告以当天日期为版本号保存；步骤4.1.5，下载FPGA的烧录文件，进行板级调试和验证；步骤4.1.6，对FPGA的验证结果进行检测，当FPGA的验证结果存在问题时，修改FPGA配置文件，重新进行FPGA的编译，若发现设计上的错误，修改DUT设计文本文档来自技高网...

【技术保护点】
1.一种高效的多模式验证平台，其特征在于，包括：/nasic模块，所述asic模块包括芯片设计的软件仿真平台和配置文件；/nconfig模块，所述config模块包括多模式验证平台的全局配置文件；/nfpga模块，所述fpga模块包括FPGA系统原型验证平台和配置文件。/n

【技术特征摘要】
1.一种高效的多模式验证平台，其特征在于，包括：
asic模块，所述asic模块包括芯片设计的软件仿真平台和配置文件；
config模块，所述config模块包括多模式验证平台的全局配置文件；
fpga模块，所述fpga模块包括FPGA系统原型验证平台和配置文件。


2.根据权利要求1所述的高效的多模式验证平台，其特征在于，所述asic模块包括：
analog单元，所述analog单元包括模拟集成电路IP模型；
bin单元，所述bin单元包括常用文件处理脚本；
config单元，所述config单元包括DUT.f、DUT_fpga.f、MODEL.f、TB.f、TESTLIST.*和芯片设计的软件仿真所需配置文件；
doc单元，所述doc单元用于存放芯片研发过程中的记录文件；
lib单元，所述lib单元用于存放芯片设计工艺库和软核IP；
models单元，所述models单元包括芯片实际应用的外围设备模型和软件仿真监测器；
sim单元，所述sim单元设置有两个子目录空间task和run，所述task包括testcase库，所述run为仿真结果存放空间；
tb单元，所述tb单元为芯片验证的测试激励；
verilog目录，所述verilog目录包括整个芯片设计文件。


3.根据权利要求1所述的高效的多模式验证平台，其特征在于，所述fpga模块包括：
设计输入文件，所述设计输入文件包括fpga_edif单元、fpga_edif单元和fpga_hdl单元；
mem_init单元，所述mem_init单元包括存储器的初始化数据；
reports单元，所述reports单元包括FPGA编译报告输出存放空间；
result单元，所述result单元包括FPGA编译结果输出存放空间；
run单元，所述run单元为FPGA执行编译的空间；
tcl单元，所述tcl单元包括FPGA执行编译和系统原型验证的配置和脚本文件。


4.一种高效的多模式验证方法，应用于如权利要求1-3任一项所述的高效的多模式验证平台，其特征在于，包括：
步骤1，将测试激励输入多模式验证平台，多模式验证平台分别调用library和IP，进行软件仿真验证；
步骤2，在软件仿真验证过程中发现错误，返回DUT目录，修改芯片设计文件；
步骤3，在软件仿真验证过程中没有错误出现，执行FPGA硬件系统原型验证；
步骤4，在执行FPGA硬件系统原型验证过程中发现错误，返回DUT目录，修改芯片设计文件，重新进行软件仿真验证和FPGA硬件系统原型验证。


5.根据权利要求4所述的高效的多模式验证方法，其特征在于，所述步骤1具体包括：
进行单个testcase的仿真验证：
步骤1.1.1，在多模式验证平台中添加新的testcase，输入仿真指令；
步骤1.1.2，多模式验证平台对仿真指令进行解析，包括寻找testcase的定义、寻找testcase所需文件、汇总仿真的编译宏定义和编译指令、运行仿真前的设置脚本、缓存仿真结束时的结果检测脚本和建立仿真结果的保存目录；
步骤1.1.3，读取DUT各文件和相关的配置文件；
步骤1.1.4，启动软件仿真...

【专利技术属性】
技术研发人员：谭振平，易峰，吕华智，陈毅华，王超，
申请(专利权)人：湖南进芯电子科技有限公司，
类型：发明
国别省市：湖南;43