宏观单元的测试电路制造技术

一种供ＬＳＩ内部宏观单元用的测试电路，其中为测试所需增加的端子数可减到最少，并且可在短时间内完成测试。该电路包括：接有多个宏观单元的测试路径，数据能独立地施加而与正常工作电路无关；一选择电路或端子用于选择经测试路径待测的宏观单元；一数据维持电路，保存要送往测试路径的的测试数据。储存来自同一外部端子的不同时钟循环中的数据，所存数据通到测试路径中，从而测试所选择的ＬＳＩ内部的宏观单元而不涉及正常电路。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及LSI(大规模集成电路)测试，特别是涉及对LSI中所含宏观单元的测试电路。通常，对LSI的常规宏观单元测试是利用测试总线或其他路径完成的，其中准备供宏观单元用的测试图案数值可与正常电路(正常工作用的电路)无关地直接由外部端子加以设定和观测。图1示出常规宏观单元测试技术的方框图。图中，标号220和221表示测试对象或宏观单元。图1中，箭头表示一个正常电路(其电路部分不再画出)的输入/输出。宏观单元具有供测试用的输入/输出端子，经这些端子可连接到宏观单元的内部电路上。标号216-219表示输入测试总线，222和223表示输出测试总线，两个宏观单元220和221连到其上。根据施加于端子205和206上的控制信号并按照解码器215的输出进行控制，以选择和测试一个宏观单元。测试数据由外部端子201、202、203和204输入。时钟信号加到端子207上。标号208、209、210、211、212、213、214、225和226表示缓冲器。这里，当解码器215的解码结果值为0时，解码器215输出数值“1”给标有符号0的端子；当解码结果是1时，输出数值“1”给标有符号1的端子；当解码结果是2时，输出数值“1”给标有符号2的端子；并输出数值0给其他端子。图中，符号3表示的端子为空端子。宏观单元220和221各有四个测试输入端子TI1、TI2、TI3和TI4以及两个测试输出端子TO1和TO2。标有C的端子是时钟端子，一个时钟信号直接加到其上而不经过端子207处的测试路径。符号TE表示测试启动情况。当数值“1”输到TE时，它判断宏观单元处于测试状态，并完成连到测试总线上的工作。在这种情况下，宏观单元220和221的六个端子必须经测试总线连到外部端子上。例如，图1中，如果通常采用三个端子201、204和228，则必须加入三个端子以便测试。具体说，有这样的缺点只要宏观单元的端子数目不少于可连接的外部端子的数目，就要增加一些端子以供测试。另外，其他方法包括围绕宏观单元使用具有IEEE1149.1标准的边界扫描寄存器的方法和由日本专利申请公开号为254570/1996的文件中提出的使用移位寄存器结构来逐次移动和设定宏观单元端子值的方法。图2示出一方框图，可看出日本专利申请公开号为254570/1996文件中提出的技术。其中，宏观单元301和302中分别设有输入侧的移位寄存器组305和306，以及输出侧的移位寄存器组309和310。在这种组成中，进入外部输入端子303的值并行储存在输入寄存器组304中，输出结果送到输出寄存器组308而对每个宏观单元输出值移位，并从输出端子组307进行观测。图中，SC表示扫描时钟，RC和R＇C表示指令信号。对于宏观单元的一个图案的每次测试，必须有大量的时钟循环以移动数值。在宏观单元301和302每个都有50个输入端子的情况下，要测试宏观单元302，仅对一个图案的测试数据的输入来讲，至少就要有101个循环。即使在不管宏观单元301或者也将宏观单元301的输出寄存器组309作为308用的情况下，最少也要有50个循环。如上所述，在现有技术中，要设定一个图案的测试数据，在时钟循环数目等于宏观单元端子数期间，须要使各个值移位，这会不利地延长了测试时间。如上所述，在常规的宏观单元测试技术中，在一个正常电路需用的外部端子数少于宏观单元测试需用的端子数时，必须增加外部端子。另外，在时钟循环数目相应于宏观单元端子数期间，必须进行移位，这也会不利地延长了测试时间。本专利技术的目的在于提供一种供LSI内部宏观单元用的测试电路，它能以尽可能短的测试时间完成宏观单元测试，而又不增加供测试用的外部端子数目。为了达到上述和其他目的，本专利技术提供了一种供LSI内部宏观单元用的测试电路，该测试电路包括一条测试路径，多个宏观单元接到该路径上，其中能独立地提供测试数据，而与正常的工作电路无关；一个选择电路或一个端子，用于经测试路径选择待测试的宏观单元；以及一个数据维持电路，用于维持要提供给测试路径的测试数据。储存从同一个外部端子传送来的不同时钟循环的数据，将储存的数据引到测试路径上，与正常电路无关地测试选择的LSI内部的宏观单元。具体说，在对宏观单元测试必需的外部端子数少于通常工作所用的端子数时，将数据储存在连到这些端子上的存储元件中，并将一个端子按时序分配，以设定待测试的宏观单元不同端子的数据，从而不用增加端子数目。此外，测试数据基本上以并行方式输往宏观单元的测试端子，并且仅为少量端子使用存储元件，因此测试时间能减到最短。图1的方框图示出常规宏观单元测试技术的一个实例。图2的方框图示出常规宏观单元测试技术的另一个实例。图3的方框图示出本专利技术的第一实施例。图4的方框图示出本专利技术的第二实施例。图5示出图4所示实施例中控制波形的几个例子。图6示出数据连续输入/输出情况下控制波形的几个例子。图7的表格示出供测试宏观单元用的测试数据图案。图8的表格示出用图3所示测试电路测试时经外部端子输入/输出的测试数据。以下结合附图说明本专利技术。图3示出本专利技术第一实施例的方框图。该实施例中，127和128为待测试的宏观单元。图3中，箭头指出输入/输出到正常电路的方向，并省略正常电路部分。宏观单元具有测试输入/输出端子，经该端子可接到宏观单元的内部电路上。如果未出现延迟或其他特定问题，则正常端子可用作测试端子。标号123-126表示输入侧的测试路径，这里称为测试总线。标号129和130表示输出侧的测试总线，两个宏观单元127和128连到其上。根据加到端子105和106上的控制信号，按照解码器116的输出进行控制以选择和测试某个宏观单元。这里，当解码器116的解码结果值为0时，解码器116输出数值“1”给标有符号0的端子；当解码结果是1时，输出数值“1”给标有符号1的端子；当解码结果是2时，输出数值“1”给标有符号2的端子；并输出数值0给其他端子。图中，符号3表示的端子为空端子。宏观单元127和128各有四个测试输入端子TI1、TI2、TI3和TI4以及两个测试输出端子TO1和TO2。标有C的端子是时钟端子，一个时钟信号直接加到其上而不经过端子107处的测试路径。符号TE表示测试启动情况。当数值“1”输到TE时，它判断宏观单元处于测试状态，并完成连到测试总线上的工作。在这种情况下，例如，可用输入端子101和双向端子104及136进行测试。标号102和103表示供控制用的输入端子，增加它们是为了实现本专利技术的测试电路。标号108-110和112-114表示输入缓冲器，而111和135表示双向缓冲器。标号115表示选择器，用以在端子G处输入为O时选择标有符号O的输入端子，或在端子G处输入为1时选择标有符号1的输入端子，以发出一输出信号。选择器132、133和134有同样功能。在解码器116处于正常工作状态时，也就是在解码器116的端子O具有值“1”时，选择器115选择正常工作时端子104的控制信号，并按测试模式发出固定值“O”。双向缓冲器111或135当方向控制输入为“O”时处于输入模式，当方向控制输入为“1”时处于输出模式。因此，当解码器116指为测试模式时，双向缓冲器111处于输入模式，同时双向端子104用来将一个值传送给测试总线。此外，选本文档来自技高网...

【技术保护点】
一种供ＬＳＩ内部宏观单元用的测试电路，包括：一条测试路径，多个宏观单元接到该路径上，其中能独立地提供数据，而与正常的工作电路无关；一个选择电路，用于经测试路径选择待测试的宏观单元；以及数据维持电路，用于维持要提供给测试路径的测试数据，其中，在不同的数据维持电路中暂时储存从同一外部端子传送来的不同时钟循环的数据，该储存的数据并行地送入所述测试路径，并且与正常电路无关地测试选择的ＬＳＩ内部的宏观单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山内尚，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]