一种缓启动电路制造技术

一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，斜坡使能控制模块用于提供输出使能信号，使能缓启动电路的应用系统，本发明专利技术尤其适用于LDO用于限制浪涌电流，通过设置输出使能信号上升时间小于输出使能信号反相信号的下降时间，使得LDO功率管的使能管先关断，保证功率管的栅极电压在输出使能信号来临时平滑的建立到稳定值；当输入使能信号由高电平变为低电平时，斜坡使能控制模块也能通过电容迅速充放电，使得输出使能信号及时翻转。利用斜坡基准建立模块在LDO内部静态工作点稳定后缓慢建立误差放大器输入端的输出基准电压，本发明专利技术将电流源充电和RC串联的方式相结合，使得输出基准电压能够稳定平滑的建立到输出值。

【技术实现步骤摘要】
一种缓启动电路
本专利技术属于电子电路
，涉及一种缓启动电路，能够用于低压侧线性稳压器LDO限制浪涌电流。
技术介绍
在芯片上电过程中，由于电路内部静态工作点建立速度的不匹配，LDO功率管漏极会产生大电流脉冲，这个大电流脉冲被称为浪涌电流。LDO中功率管栅极的寄生电容越大，栅极电压的建立所需时间越长，越容易产生浪涌电流。如果浪涌电流的峰值过大、持续时间过长会造成负载和功率管的使用寿命缩短甚至烧坏，过大的输出电流也可能导致输入电源系统错误。为了保护电源和负载，限制LDO浪涌电流是非常有必要的。浪涌电流主要产生在芯片上电过程、LDO使能有效瞬间和输入端参考电压建立的过程中。在芯片上电过程中，由于参考基准和电流偏置都需要一定的建立时间，LDO中误差放大器输出和功率管栅极等关键节点的静态工作点无法正常建立。采用PMOS为功率管时，如果上电过程中功率管栅极电压上升速度小于电源电压爬升速度，PMOS功率管的栅源电压不受控制，可能产生较大输出电流。当LDO使能信号有效后，LDO内部节点电压建立速度有所差异，也可能导致输出浪涌电流。当LDO内部静态工作点已经稳定后，如果误差放大器输入端参考基准电压爬升的速度过快或者建立过程中产生突变也会导致输出产生浪涌电流。
技术实现思路
为了限制使能信号有效瞬间和参考基准建立过程中产生的浪涌电流，本专利技术提出一种缓启动电路，采用斜坡使能控制模块产生输出使能信号LDO_EN作为LDO使能信号，采用斜坡基准建立模块将电流源充电方式与RC充电方式结合为第一电容C4充电，产生输出基准电压VREF_LDO作为LDO输入参考电压，输出基准电压VREF_LDO能够平滑的建立，限制了LDO的浪涌电流，提高了LDO的可靠性；本专利技术不仅限于LDO应用场景，也可为其他系统提供使能和基准。本专利技术所采用的技术方案为：一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，所述斜坡使能控制模块用于提供输出使能信号，使能所述缓启动电路的应用系统；所述斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器、反相器链、第一PMOS管、第二PMOS管、第一三极管、第一电阻、第一电容和第一NMOS管，所述迟滞比较器的第一输入端连接参考电压，其第二输入端连接所述应用系统输出电压的采样电压，其输出端连接第一施密特触发器的输入端；所述反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器的输出端，其输出端产生标志信号并连接第一PMOS管和第一NMOS管的栅极；第一NMOS管的源极连接所述参考电压，其漏极连接第一电阻的一端；第一三极管的基极连接第一电阻的另一端和第一电容的一端并产生输出基准电压为所述应用系统提供基准，其发射极连接第一PMOS管的漏极，其集电极连接第一电容的另一端并接地；第二PMOS管的源极连接电源电压，其栅极连接偏置电压，其漏极连接第一PMOS管的源极；所述使能控制单元用于根据所述输出使能信号控制第一电容的充电过程，在所述输出使能信号有效之后，所述迟滞比较器对所述参考电压和所述应用系统输出电压的采样电压进行比较，初始时所述应用系统输出电压的采样电压小于所述参考电压，所述迟滞比较器输出低电平信号并经过第一施密特触发器和反相器链后产生低电平的所述标志信号，控制第一PMOS管导通、第一NMOS管关断，使得第一三极管的基极电流开始对第一电容充电；当所述应用系统输出电压的采样电压上升至大于所述参考电压时，所述迟滞比较器输出高电平信号并经过第一施密特触发器和反相器链后产生高电平的所述标志信号，控制第一PMOS管关断、第一NMOS管导通，使得所述第一电容从由所述第一三极管的基极电流进行充电切换为由所述参考电压通过第一电阻和第一电容组成的RC充电网络进行充电，直到所述输出基准电压稳定。具体的，所述迟滞比较器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，第五PMOS管的栅极连接第七PMOS管的栅极并连接所述参考电压，其源极连接第七PMOS管和第六PMOS管的源极以及第三PMOS管的漏极，其漏极连接第五NMOS管的源极、第三NMOS管的栅极以及第二NMOS管的栅极和漏极；第五NMOS管的栅极连接控制电压，其漏极连接第七PMOS管的漏极，所述控制电压为与所述标志信号反相的信号；第六PMOS管的栅极连接所述应用系统输出电压的采样电压，其漏极连接第三NMOS管的漏极和第四NMOS管的栅极；第四PMOS管的栅极连接第三PMOS管的栅极并连接所述偏置电压，其源极连接第三PMOS管的源极并连接电源电压，其漏极连接第四NMOS管的漏极并作为所述迟滞比较器的输出端；第二NMOS管、第三NMOS管和第四NMOS管的源极接地。具体的，所述使能单元包括第八PMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，第八PMOS管的栅极连接所述输出使能信号，其源极连接电源电压，其漏极连接第三PMOS管、第四PMOS管和第二PMOS管的栅极；第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管的栅极均连接所述输出使能信号的反相信号，其源极均接地；第六NMOS管的漏极连接第三NMOS管的栅极；第七NMOS管的漏极连接第三NMOS管的漏极；第八NMOS管的漏极连接所述迟滞比较器的输出端；第九NMOS管的漏极连接第一三极管的基极。具体的，所述斜坡使能控制模块包括第二施密特触发器、第三施密特触发器、第一反相器、第二反相器、第三反相器、第十NMOS管、第十一NMOS管、第九PMOS管、第一电流源、第二电流源、第三电流源、第二电容、第三电容和第四电容，第二施密特触发器的输入端连接输入使能信号，其输出端通过第一反相器后连接第十NMOS管的栅极；第十NMOS管的漏极连接第一电流源的一端、第二电容的一端和第三施密特触发器的输入端；第二反相器的输入端连接第三施密特触发器的输出端，其输出端连接第十一NMOS管的栅极和第三反相器的输入端；第十一NMOS管的漏极连接第二电流源的一端和第三电容的一端并产生所述输出使能信号；第九PMOS管的栅极连接第三反相器的输出端，其漏极连接第三电流源的一端和第四电容的一端并产生所述输出使能信号的反相信号；第九PMOS管的源极、第四电容的另一端、第一电流源的另一端和第二电流源的另一端连接电源电压，第十NMOS管的源极、第十一NMOS管的源极、第二电容的另一端、第三电容的另一端和第三电流源的另一端接地。具体的，所述缓启动电路应用于低压侧线性稳压器时，通过设置第二电流源和第三电流源的电流值大小，以及第三电容和第四电容的电容值大小，使得所述输出使能信号上升到高电平的时间小于所述输出使能信号的反相信号下降到低电平的时间，且在所述输出使能信号上升到高电平时将所述低压侧线性稳压器中控制功率管的使能管先关断。本专利技术的本文档来自技高网...

【技术保护点】
1.一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，所述斜坡使能控制模块用于提供输出使能信号，使能所述缓启动电路的应用系统；/n其特征在于，所述斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器、反相器链、第一PMOS管、第二PMOS管、第一三极管、第一电阻、第一电容和第一NMOS管，/n所述迟滞比较器的第一输入端连接参考电压，其第二输入端连接所述应用系统输出电压的采样电压，其输出端连接第一施密特触发器的输入端；/n所述反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器的输出端，其输出端产生标志信号并连接第一PMOS管和第一NMOS管的栅极；/n第一NMOS管的源极连接所述参考电压，其漏极连接第一电阻的一端；/n第一三极管的基极连接第一电阻的另一端和第一电容的一端并产生输出基准电压为所述应用系统提供基准，其发射极连接第一PMOS管的漏极，其集电极连接第一电容的另一端并接地；/n第二PMOS管的源极连接电源电压，其栅极连接偏置电压，其漏极连接第一PMOS管的源极；/n所述使能控制单元用于根据所述输出使能信号控制第一电容的充电过程，在所述输出使能信号有效之后，所述迟滞比较器对所述参考电压和所述应用系统输出电压的采样电压进行比较，初始时所述应用系统输出电压的采样电压小于所述参考电压，所述迟滞比较器输出低电平信号并经过第一施密特触发器和反相器链后产生低电平的所述标志信号，控制第一PMOS管导通、第一NMOS管关断，使得第一三极管的基极电流开始对第一电容充电；当所述应用系统输出电压的采样电压上升至大于所述参考电压时，所述迟滞比较器输出高电平信号并经过第一施密特触发器和反相器链后产生高电平的所述标志信号，控制第一PMOS管关断、第一NMOS管导通，使得所述第一电容从由所述第一三极管的基极电流进行充电切换为由所述参考电压通过第一电阻和第一电容组成的RC充电网络进行充电，直到所述输出基准电压稳定。/n...

【技术特征摘要】
1.一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，所述斜坡使能控制模块用于提供输出使能信号，使能所述缓启动电路的应用系统；
其特征在于，所述斜坡基准建立模块包括使能控制单元、迟滞比较器、第一施密特触发器、反相器链、第一PMOS管、第二PMOS管、第一三极管、第一电阻、第一电容和第一NMOS管，
所述迟滞比较器的第一输入端连接参考电压，其第二输入端连接所述应用系统输出电压的采样电压，其输出端连接第一施密特触发器的输入端；
所述反相器链包括偶数个级联的反相器，其输入端连接第一施密特触发器的输出端，其输出端产生标志信号并连接第一PMOS管和第一NMOS管的栅极；
第一NMOS管的源极连接所述参考电压，其漏极连接第一电阻的一端；
第一三极管的基极连接第一电阻的另一端和第一电容的一端并产生输出基准电压为所述应用系统提供基准，其发射极连接第一PMOS管的漏极，其集电极连接第一电容的另一端并接地；
第二PMOS管的源极连接电源电压，其栅极连接偏置电压，其漏极连接第一PMOS管的源极；
所述使能控制单元用于根据所述输出使能信号控制第一电容的充电过程，在所述输出使能信号有效之后，所述迟滞比较器对所述参考电压和所述应用系统输出电压的采样电压进行比较，初始时所述应用系统输出电压的采样电压小于所述参考电压，所述迟滞比较器输出低电平信号并经过第一施密特触发器和反相器链后产生低电平的所述标志信号，控制第一PMOS管导通、第一NMOS管关断，使得第一三极管的基极电流开始对第一电容充电；当所述应用系统输出电压的采样电压上升至大于所述参考电压时，所述迟滞比较器输出高电平信号并经过第一施密特触发器和反相器链后产生高电平的所述标志信号，控制第一PMOS管关断、第一NMOS管导通，使得所述第一电容从由所述第一三极管的基极电流进行充电切换为由所述参考电压通过第一电阻和第一电容组成的RC充电网络进行充电，直到所述输出基准电压稳定。


2.根据权利要求1所述的缓启动电路，其特征在于，所述迟滞比较器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管，
第五PMOS管的栅极连接第七PMOS管的栅极并连接所述参考电压，其源极连接第七PMOS管和第六PMOS管的源极以及第三PMOS管的漏极，其漏极连接第五NMOS管的源极、第三NMOS管的栅极以及第二NMOS管的栅极和漏极；
第五NMOS管的栅极连接控制电压，其漏极连接第七PMOS管的漏极，所述控制电压为与所述标志信号反相的信号；
第六PMOS管的栅极连接所述应用系统输出电压的采样电压，...

【专利技术属性】
技术研发人员：李泽宏，蔡景宜，杨尚翰，洪至超，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51