半导体结构的制作方法技术

本发明专利技术提供一种半导体结构的制作方法，先在层间介质层上的硬掩模层中形成凹槽，然后在凹槽范围内的层间介质层中形成第一开口，接着覆盖保护层，然后去除凹槽和第一开口底面的保护层并向下刻蚀，同时保留侧面的保护层，在去除全部保护层后，在层间介质层中形成上宽下窄的第二开口，然后从第二开口向下刻蚀以形成贯穿层间介质层并露出下方顶部导电层的通孔。该方法中，在形成第二开口的过程中，在侧面的保护层的保护下，形成的第二开口的侧壁不容易进入到硬掩模层的下方，有助于避免位于硬掩模层下方的层间介质层被刻蚀去除，可以降低后续获得的通孔孔口进入到硬掩模层下方的风险。

【技术实现步骤摘要】
半导体结构的制作方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构的制作方法。
技术介绍
在集成电路的后道工艺（Backendofline，BEOL）中，在晶圆上形成若干包括导电金属线的互连层，相邻互连层上的导电金属线之间由设置于层间介质层中的柱状金属相连，以实现集成电路内部的互连。而随着超大规模集成电路的发展，集成电路的特征尺寸越来越小，互连层之间的互连电阻电容（ResistanceCapacitor，RC）延迟显著增加，影响了集成电路的性能。为了减少RC延迟，现有方法通常从两个方面改善，一方面是将金属导线由传统的金属铝互连线更换成金属铜互连线，以减少导线电阻R，另一方面，使用介电常数较低的材料（Low-k材料）作为层间介质层来减少寄生电容C。随着工艺节点的逐步缩小，例如降低到40纳米以下时，上述后道工艺中，常采用超低介电常数（Ultra-lowK，ULK）材料制作层间介质层，称为层间介质层，并利用双大马士革工艺在层间介质层中制作通孔，露出层间介质层下方的导电金属线，然后在通孔中填充铜。具体的，现有工艺在层间介质层中制作上述通孔时，先在层间介质层上利用硬掩模层形成一凹槽，然后从该凹槽内在层间介质层的顶部形成较浅的孔，接着基于凹槽和较浅的孔整体向下刻蚀，形成贯穿层间介质层的通孔，该通孔为上宽下窄的阶梯形。然而，现有工艺在层间介质层中完成通孔制作后，容易出现层间介质层中的通孔尺寸较硬掩模层中的凹槽扩大的现象，即层间介质层中的通孔侧壁会进入硬掩模层的下方，该现象称为kink缺陷（kinkdefect）（如图6中圆圈位置所示，通孔顶部的超低介电常数层间介质层104向硬掩模层105下表面缩进）。在形成通孔后，后续在层间介质层的通孔中填充铜，但是，上述kink缺陷会影响通孔的填充质量，容易使导通孔的阻抗增加和可靠性降低，进而影响半导体器件的性能，降低生产良率。可以理解，在此描述的通孔刻蚀工艺存在的问题在应用一些非ULK的层间介质层时也会出现。
技术实现思路
为了避免层间介质层中的通孔过宽而影响填充质量，提高可靠性，本专利技术提供一种半导体结构的制作方法。本专利技术提供的半导体结构的制作方法，包括：步骤一：提供一后段半导体结构，所述后段半导体结构具有顶部导电层；步骤二：在所述后段半导体结构上依次叠加形成层间介质层以及硬掩模层，并在所述硬掩模层中形成凹槽；步骤三：执行光刻及刻蚀工艺，在所述层间介质层的位于所述凹槽中间区域的位置形成第一开口，所述第一开口的侧面与所述凹槽的底面连接；步骤四：在所述后段半导体结构上形成保护层，所述保护层共形地覆盖所述凹槽和所述第一开口的内表面；步骤五：利用各向异性刻蚀工艺，去除位于所述凹槽和所述第一开口的底面上的部分所述保护层并向下刻蚀，位于所述凹槽侧面以及位于所述第一开口侧面的所述保护层保留；步骤六：去除所述保护层，在所述凹槽底面范围内的所述层间介质层中形成第二开口，所述第二开口为上宽下窄的阶梯状；步骤七：利用所述硬掩模层为掩模，从所述第二开口向下刻蚀所述层间介质层以形成贯穿所述层间介质层的通孔，所述通孔露出所述顶部导电层。可选的，所述层间介质层的介电常数范围为2.3~2.7。可选的，所述硬掩模层包括依次设置于所述层间介质层上的第一介质层、金属层、第二介质层；所述步骤二中，在所述硬掩模层中形成的凹槽底面位于所述第一介质层中。可选的，所述第一介质层为通过TEOS形成的氧化硅层，所述第二介质层包括位于所述金属层上的氮氧化硅层和位于所述氮氧化硅层上的垫氧化硅层。可选的，所述步骤二中，在形成所述层间介质层之前，先在所述后段半导体结构上形成刻蚀阻挡层；所述步骤七中，所述通孔还贯穿所述刻蚀阻挡层。可选的，所述步骤三包括：在所述后段半导体结构上形成抗反射层，所述抗反射层填满所述凹槽且具有平坦的上表面；在所述抗反射层的上表面形成光刻胶层并对所述光刻胶层进行图形化，以露出所述凹槽范围内的部分所述抗反射层；以图形化的所述光刻胶层为掩模，依次刻蚀所述抗反射层和所述层间介质层，在所述层间介质层中形成所述第一开口；以及去除剩余的所述光刻胶层和所述抗反射层。可选的，所述第一开口的深度小于或等于所述层间介质层厚度的1/2。可选的，所述保护层的材料包括氮化硅、氧化硅、氮氧化硅中的至少一种；所述保护层的厚度为80埃~100埃。可选的，所述步骤六中，采用湿法刻蚀工艺去除所述保护层。可选的，所述第二开口的底面与所述层间介质层下表面的距离为80nm~100nm。利用本专利技术的半导体结构的制作方法制作通孔的过程中，在所述凹槽和所述第一开口内表面形成保护层后，利用各向异性刻蚀工艺去除所述凹槽和所述第一开口的底面上的保护层并向下刻蚀，而所述凹槽侧面上的保护层保留，接着，去除所述保护层，在所述凹槽底面范围内的所述层间介质层中形成第二开口，然后，再从所述第二开口向下刻蚀所述层间介质层以形成贯穿所述层间介质层的通孔。该制作方法中，先形成第二开口再进一步向下刻蚀，便于获得上宽下窄的通孔，并且，在凹槽侧面的保护层的保护下，第二开口的侧壁不容易进入到硬掩模层的下方，有助于避免位于硬掩模层下方的层间介质层被刻蚀去除，可以降低后续在层间介质层中形成的通孔孔口进入到硬掩模层下方的风险，即可以避免kink缺陷的产生。进一步的，通过调整所述保护层的厚度，可以使得所述第二开口的侧壁与所述凹槽的侧壁具有一定距离或切平，可以有效避免kink缺陷。附图说明图1至图6为利用现有工艺在层间介质层中制作通孔的剖面示意图。图7为利用现有工艺在层间介质层中形成通孔后的剖面示意图。图8为本专利技术一实施例的半导体结构的制作方法的流程图。图9至图17为利用本专利技术一实施例的半导体结构的制作方法制作通孔的剖面示意图。图1至图7的附图标记说明：101-后段半导体结构；102-顶部导电层；103-阻挡层；104-超低介电常数层间介质层；105-硬掩模层；105'-剩余部分厚度的硬掩模层；106-第一光刻胶层；107-抗反射层；108-第二光刻胶层；109-低介电常数层间介质层；201-凹槽；202-第一开口；通孔-203。图9至图17的附图标记说明：301-后段半导体结构；302-顶部导电层；303-阻挡层；304-层间介质层；305-硬掩模层；315-第一介质层；325-金属层；335-氮氧化硅层；345-垫氧化层；306-光阻层；307-抗反射层；308-光刻胶层；309-保护层；401-凹槽；401'-凹槽侧壁；402-第一开口；403-第二开口；404-通孔。具体实施方式以下结合附图和具体实施例对本专利技术提出的半导体结构的制作方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。为了便于理解本专利技术的半导体结本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：/n步骤一：提供一后段半导体结构，所述后段半导体结构具有顶部导电层；/n步骤二：在所述后段半导体结构上依次叠加形成层间介质层以及硬掩模层，并在所述硬掩模层中形成凹槽，所述层间介质层的介电常数范围为2.3~2.7；/n步骤三：执行光刻及刻蚀工艺，在所述层间介质层的位于所述凹槽中间区域的位置形成第一开口，所述第一开口的侧面与所述凹槽的底面连接；/n步骤四：在所述后段半导体结构上形成保护层，所述保护层共形地覆盖所述凹槽和所述第一开口的内表面；/n步骤五：利用各向异性刻蚀工艺，去除位于所述凹槽和所述第一开口底面上的部分所述保护层并向下刻蚀，位于所述凹槽侧面以及位于所述第一开口侧面的所述保护层保留；/n步骤六：去除所述保护层，从而在所述凹槽底面范围内的所述层间介质层中形成第二开口，所述第二开口为上宽下窄的阶梯状；/n步骤七：利用所述硬掩模层为掩模，从所述第二开口向下刻蚀所述层间介质层以形成贯穿所述层间介质层的通孔，所述通孔露出所述顶部导电层。/n

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
步骤一：提供一后段半导体结构，所述后段半导体结构具有顶部导电层；
步骤二：在所述后段半导体结构上依次叠加形成层间介质层以及硬掩模层，并在所述硬掩模层中形成凹槽，所述层间介质层的介电常数范围为2.3~2.7；
步骤三：执行光刻及刻蚀工艺，在所述层间介质层的位于所述凹槽中间区域的位置形成第一开口，所述第一开口的侧面与所述凹槽的底面连接；
步骤四：在所述后段半导体结构上形成保护层，所述保护层共形地覆盖所述凹槽和所述第一开口的内表面；
步骤五：利用各向异性刻蚀工艺，去除位于所述凹槽和所述第一开口底面上的部分所述保护层并向下刻蚀，位于所述凹槽侧面以及位于所述第一开口侧面的所述保护层保留；
步骤六：去除所述保护层，从而在所述凹槽底面范围内的所述层间介质层中形成第二开口，所述第二开口为上宽下窄的阶梯状；
步骤七：利用所述硬掩模层为掩模，从所述第二开口向下刻蚀所述层间介质层以形成贯穿所述层间介质层的通孔，所述通孔露出所述顶部导电层。


2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述硬掩模层包括依次设置于所述层间介质层上的第一介质层、金属层、第二介质层；所述步骤二中，在所述硬掩模层中形成的凹槽底面位于所述第一介质层中。


3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述第一介质层为通过TEOS形成的氧化硅层，所述第二介质层包括位于所述金属...

【专利技术属性】
技术研发人员：陈笋弘，卢俊伟，丁倩，沈圣宗，王诗飞，
申请(专利权)人：南京晶驱集成电路有限公司，
类型：发明
国别省市：江苏;32