一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法技术

本发明专利技术公开一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，属于功率开关器件技术领域。通过在n

A fabrication method of vertical Gan power device with single event burn out resistance

【技术实现步骤摘要】
一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法
本专利技术涉及功率开关器件
，特别涉及一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法。
技术介绍
氮化镓(GaN)材料是第三代宽禁带半导体的典型代表，禁带宽度3.4eV，具有比传统硅材料更高的临界击穿电场、更高的电子饱和漂移速度、更高的极限工作温度和介电常数小以及良好的化学稳定性等特点，是电力电子功率半导体器件的优良材料，具有广阔的市场前景。目前的GaN功率器件是基于AlGaN/GaN结构所形成的二维电子气的高电子迁移率晶体管(HighElectronMobilityTransistor，HEMT)器件。由于目前GaN体材料技术的还不够成熟，GaNHEMT器件通常是基于外延的表面型器件，对于表面型水平结构，击穿电压横向扩展，电流横向流动，带来不利影响。比如，表面态会导致器件性能下降，引起电流崩塌等可靠性问题；此外，表面电流密度高，产生的热量集中，从而引起器件温度上升，而且更高的击穿电压需要更大的横向尺寸，占据更大芯片面积，妨碍器件的可扩展性。因此，平面结构并不是理想的功率电子器件的结构。对于大功率器件，GaN需要像Si器件那样开发出VDMOS、LGBT等垂直型器件结构。近些年来，氮化镓衬底的产量一直在稳定增长，六英寸的大尺寸衬底也开始出现，并且由于氮化镓功率电子和光电器件的市场份额进一步扩大，氮化镓衬底的价格预计将会继续下降。未来，随着GaN体材料技术的够成熟，基于高性能同质衬底上的垂直型氮化镓功率电子器件技术将会逐渐实用化。相比于Si、GaAs半导体材料，GaN材料具有更高的化学键稳定性，对空间应用等恶劣辐射环境具有更强的抵抗力。目前，国内外已有较多的研究报道证明GaNHEMT功率器件在抵抗α粒子、中子和质子等辐射粒子位移损方面具有比硅功率器件大得多的优势。但是对于空间重离子辐射引起的功率器件单粒子烧毁效应，GaNHEMT功率器件并没有表现出比Si器件更强的抵抗力。特别是对于高压器件，单粒子效应是影响其空间应用的关键因素。单粒子效应是由于入射高能粒子在器件中产生高密度电子空穴对非平衡载流子，影响高压器件电场分布，导致器件在低于正常额定电压下即发生单粒子烧毁，因此对于空间应用，需要有抗单粒子加固的功率器件。硅功率器件的抗单粒子加固技术已经经历了三十多年的发展，而GaN功率器件作为可替代硅器件应用于空间环境的优良器件，也需要发展抗单粒子烧毁的加固技术研究。
技术实现思路
本专利技术的目的在于提供一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，以解决现有的GaNHEMT高压功率器件容易受单粒子效应影响，从而导致器件发生烧毁的问题。为解决上述技术问题，本专利技术提供一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，包括：在n+型GaN同质衬底上依次形成n型GaN缓冲层、n-型GaN漂移区外延层、N型GaN外延层；在所述N型GaN外延层制作p型GaN：Mg的电流阻挡区域；继续外延生长非掺杂的GaN沟道层、AlxGa1-xN势垒层和p型GaN:Mg层；其中x为15％～25％；刻蚀掉栅极区域以外的p型GaN:Mg层，形成栅极区域；进行表面源极接触孔光刻腐蚀、金属淀积并合金形成欧姆接触；表面淀积钝化层，金属淀积并光刻腐蚀形成栅极金属的互连；表面淀积金属间介质层，完成表面源极金属互连工艺和栅极引出；完成背面漏极金属工艺。可选的，在所述N型GaN外延层制作p型GaN：Mg的电流阻挡区域包括如下两种方法：采用硬掩模，在所述N型GaN外延层形成p型GaN：Mg的电流阻挡区域：通过涂胶并曝光出图形窗口，形成作为注入高能Mg离子的硬掩模；Mg离子注入GaN；通过退火完成注入杂质的激活和晶格修复，形成p型GaN：Mg的电流阻挡区域；剩余N型GaN外延层的区域为JFET窗口；或，采用选区再生长的方法，在所述N型GaN外延层上制作p型GaN：Mg的电流阻挡区域：刻蚀去掉电流阻挡区域的N型GaN区域形成凹槽；选凹槽中外延生长并同步掺杂受主型杂质，形成p型GaN:Mg的电流阻挡区域，掺杂浓度为1017～1018cm-3；即通过选区外延将凹槽填平，形成p型GaN：Mg的电流阻挡区域；剩余N型GaN外延层的区域为JFET窗口。可选的，所述n型GaN缓冲层位于所述n+型GaN同质衬底和所述n-型GaN漂移区外延层中间；所述n型GaN缓冲层的掺杂浓度为所述n-型GaN漂移区外延层的2～5倍，所述n型GaN缓冲层的厚度为所述n-型GaN漂移区外延层的50％～100％。可选的，所述n+型GaN同质衬底的掺杂浓度为1018～1019cm-3；所述n型GaN缓冲层的厚度为3～4μm，掺杂浓度为3×1016～1×1017cm-3；所述n-型GaN漂移区外延层的厚度为6～8μm，掺杂浓度为8×1015～2×1016cm-3；所述N型GaN外延层的厚度为0.5μm～1μm，掺杂浓度为2×1017～5×1017cm-3。可选的，所述GaN沟道层的厚度为1～2μm，所述AlxGa1-xN势垒层的厚度为15～25nm，所述p型GaN:Mg层的厚度为100～200nm；其中，所述p型GaN:Mg层中Mg掺杂浓度大于1019cm-3，形成的空穴浓度大于1017cm-3。可选的，p型GaN:Mg层的栅极区域覆盖所述JFET窗口，交叠尺寸为1～3μm。可选的，所述钝化层为Si3N4或者SiO2或者Si3N4/SiO2叠层介质；所述金属间介质层为SiO2或者Si3N4或者SiO2/Si3N4叠层介质。在本专利技术中提供了一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，通过在n+型GaN衬底和n-型GaN外延层中间插入一定厚度的高掺杂的n型GaN缓冲层，并结合此垂直器件中的p型GaN：Mg的电流阻挡区域、p型GaN增强型栅的结构特点，使得高能单粒子入射沉积的高密度非平衡载流子，能够高效地消除，减轻非平衡载流子对关态电场的扰动，避免出现电场集中，保证单粒子下的高压GaN器件击穿电压不会显著下降。从栅极正下方打入的单粒子，载流子消除过程中，空穴可以经过栅极区域和p型GaN:Mg的电流阻挡区域抽出，电子主要经n+型GaN衬底流出；不是从栅极区域正下方打入的单粒子，或者说从p型GaN：Mg的电流阻挡区域上方打入的单粒子，载流子可以通过p型GaN：Mg的电流阻挡区域/n-型GaN外延层的pn结构有效移除消。此外，增加的高掺杂n型GaN缓冲层能够阻挡单粒子径迹前沿对n-型GaN外延层/n+型GaN衬底高低结的影响，避免单粒子径迹前沿上的n-/n+结提前击穿。附图说明图1是在n+型GaN衬底上依次形成n型GaN缓冲层、n-型GaN外延层、N型GaN外延层的示意图；图2是光刻注入制作p型GaN：Mg的电流阻挡区域的示意图；图3是形成的p型GaN：Mg的电流阻挡区域和JFET窗口结构示意图；图4是形成非掺杂GaN沟道层、AlxGa1本文档来自技高网...

【技术保护点】
1.一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，其特征在于，包括：/n在n

【技术特征摘要】
1.一种抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，其特征在于，包括：
在n+型GaN同质衬底上依次形成n型GaN缓冲层、n-型GaN漂移区外延层、N型GaN外延层；
在所述N型GaN外延层制作p型GaN：Mg的电流阻挡区域；
继续外延生长非掺杂的GaN沟道层、AlxGa1-xN势垒层和p型GaN:Mg层；其中x为15％～25％；
刻蚀掉栅极区域以外的p型GaN:Mg层，形成栅极区域；
进行表面源极接触孔光刻腐蚀、金属淀积并合金形成欧姆接触；
表面淀积钝化层，金属淀积并光刻腐蚀形成栅极金属的互连；
表面淀积金属间介质层，完成表面源极金属互连工艺和栅极引出；
完成背面漏极金属工艺。


2.如权利要求1所述的抗单粒子烧毁的垂直型氮化镓功率器件的制作方法，其特征在于，在所述N型GaN外延层制作p型GaN：Mg的电流阻挡区域包括如下两种方法：
采用硬掩模，在所述N型GaN外延层形成p型GaN：Mg的电流阻挡区域：
通过涂胶并曝光出图形窗口，形成作为注入高能Mg离子的硬掩模；
Mg离子注入GaN；
通过退火完成注入杂质的激活和晶格修复，形成p型GaN：Mg的电流阻挡区域；剩余N型GaN外延层的区域为JFET窗口；
或，
采用选区再生长的方法，在所述N型GaN外延层上制作p型GaN：Mg的电流阻挡区域：
刻蚀去掉电流阻挡区域的N型GaN区域形成凹槽；
选凹槽中外延生长并同步掺杂受主型杂质，形成p型GaN:Mg的电流阻挡区域，掺杂浓度为1017～1018cm-3；即通过选区外延将凹槽填平，形成p型GaN：Mg的电流阻挡区域；剩余N型GaN外延层的区域为JFET窗口。


...

【专利技术属性】
技术研发人员：吴素贞，徐政，徐海铭，洪根深，贺琪，赵文彬，吴建伟，谢儒彬，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32