数字模拟阻抗标准器制造技术

技术编号:2634168 阅读:300 留言:0更新日期:2012-04-11 18:40
数字模拟阻抗标准器,CPU处理器用于从正弦函数表中抽取电压和电流波形分别存入两个双口RAM波形存储器中,两个乘法器型D/A芯片分别从双口RAM波形存储器中取出再造的正弦波形送至V-V比例器和V-I分流器中,V-I电流器输出端接至数字电桥的电流测试低端,以该电流测试低端作为虚地点;同时取数字电桥的电流测试高端信号经过前置放大器、频率跟踪与锁相倍频等送至地址发生器,用于产生数字波形的时钟驱动,使输出的两路电压和电流波形的相位差始终保持不变,且与输入信号频率相同。本发明专利技术提高了稳定性和准确度,实现了全自动化的数字电桥校准技术,替代了传统的实物标准器,便于携带,通信和远程控制,提高了计量校准的效率。

【技术实现步骤摘要】

本专利技术涉及一种数字电桥(或称LCR阻抗测量仪)计量校准所用的标准器,特别是一种数字模拟阻抗标准器,它能给被校准的数字电桥提供标准的被测量值,通过标准值与显示值的比较可以确定被校准数字电桥是否满足其指标要求,适用于交流电压与交流电流分开输入的五端口或四端对数字电桥。
技术介绍
目前计量校准数字电桥(或称LCR阻抗测量仪)的方法是采用以材料特性和空间结构为特征的实物量具,如标准电容器(箱)、标准电阻器(箱)、标准电感器(箱),所依据检定规程为《JJG441-86交流电桥计量检定规程》。而实物标准量具实现的量值范围较窄,为了实现大电容(100uF以上)也用到了基于变压器阻抗变换原理的模拟大电容器。为了实现大电感(1000H以上)也用到了基于电阻和电容组合的四端阻抗网络原理的模拟大电感器。在直流电阻测量仪的计量校准中,已经成熟应用了基于可控制电压输出或基于可控制电流输出的直流模拟电阻器,以电压与电流的比值为标准,计量校准直流电阻测量仪。这种以电压与电流比值为电阻值标准,通过仪器输出电压、电流的方法成为本专利技术的技术背景。但直流模拟电阻不能在交流数字电桥中使用,不管是实物标准量具还是模拟大电容器、模拟大电感器,都不能实现自动化控制,且体积大、重量大、频率范围窄。
技术实现思路
本专利技术的技术解决问题克服现有的实物阻抗标准器不能自动化控制,且体积大、重量大、频率范围窄的缺点,提供一种数字模拟阻抗标准器,它能够在大范围(电容100pF~1F,电感100uH~1000H,电阻0.01Ω~1MΩ),和宽频率(100Hz~1MHz)下产生与标准的实物阻抗量具相同的模拟量值,(如标准电阻、标准电容、标准电感),也能够输出幅值和相位任意组合的阻抗量值,相对测量不确定度最佳点可小于1.5×10-4,年稳定度最佳点可小于1.5×10-4。本专利技术解决技术方案数字模拟阻抗标准器,其特点在于它包括两路数字波形合成器、CPU处理器、V-V比例器、V-I分流器、前置放大器和信号整形电路、频率跟踪与倍频锁相和地址计数器,其中两路数字波形合成器由两个双口RAM波形存储器、用于产生数字量值与参考电压乘积的两个乘法器型D/A芯片、为乘法器型D/A芯片提供参考电压和电压幅值比的两个静态幅值D/A组成,CPU处理器分别与数字波形合器中的两个双口RAM波形存储器相接,用于从正弦函数表中抽取电压和电流波形分别存入两个双口RAM波形存储器中,两个乘法器型D/A芯片分别从双口RAM波形存储器中取出再造的正弦波形送至V-V比例器和V-I分流器中,V-V比例器用于电压幅值的比例调节,其输出接至数字电桥的电压测试端,V-I电流器用于将正弦波电压转变成电流,其输出端接至数字电桥的电流测试低端,以该电流测试低端作为虚地点;同时取数字电桥的电流测试高端信号经过前置放大器和信号整形电路、频率跟踪与锁相倍频送至地址计数器中,使输出的两路电压和电流波形的相位差始终保持不变,且与输入信号频率相同。本专利技术的原理阻抗的本质是比例关系,其相位也反映着比例关系,数字电桥所测量的也是比例关系,所以用数字比例实现模拟阻抗的方法称为数字模拟阻抗。本专利技术采用两路数字波形合成器输出两路正弦波形,一路通过电压量程比例变化后将交流电压信号送到数字电桥的电压测试端,另一路通过电压-电流变换后将交流电流信号送到数字电桥的电流测试低端,所输出的电压信号和电流信号在计算机控制下形成稳定的幅值比例关系和稳定的相位差关系。数字波形合成是将存储器中的数字波形一个接一个字节地按时钟节拍送到数模转换器D/A上,输出模拟信号,这里称为“动态波形D/A”。这是现有技术,但是要使两路数字波形合成的正弦波形可任意设置幅值比例,而又不会失真,只有采用乘法型D/A芯片作为动态波形D/A,如MAXIM502,AD7543,LCT1597A,或类似的电阻网络分流原理的乘法器型数模转换器等。这类乘法型D/A的输出量是数字量值与参考电压的乘积,让动态波形D/A输出满度保真的数字正弦波形;另外再采用两个D/A芯片提供其参考电压,称为“静态幅值D/A”,两路静态幅值D/A的数字量形成所需要的数字幅值比,由于静态幅值D/A的参考电压取自同一个电压基准器,在比例公式中该参考电压约去,影响消失了,其数字量比值就成为复现阻抗幅值比例的本质因素。数字模拟阻抗欲模拟特定阻抗之前先进行幅值比例和相位差计算,然后通过数字波形合成器输出,为了达到更准确的标称值输出,还要修正系统误差,希望相位差的调节细度越小越好。但是量化误差总是存在的,相位量化误差的存在是因为数字波形存在幅值量化造成的。动态幅值D/A位数与相位分辨力成正比,D/A的量化误差也决定了相位的量化误差,本专利技术给出的关系如下Δθ=ΔyAcosθ-ΔAAtanθ]]>式中A----正弦信号幅值,对于数字波形A=2N-1-1,N是D/A的位数。Δy----正弦波的最小量化台阶,对于D/A来说等于1。Δθ-----正弦波相角最小量化值,单位为弧度。从公式来看,A=2N-1-1是常量,第二项为零,当θ=0时Δθ=12N-1-1,]]>所以N位D/A所产生的波形最小相位差为Δθ=12N-1-1]]>弧度,最小相位差仅与幅值量化分辨力有关。选用10位以上D/A可满足相位分辨力0.011°要求。以每周期数字波形有M个内插点为例,两个波形存储器存入不同相位的波形,这种方法称为“正弦波形再造法”,同一个地址中,两套数字波形存储器的两数值,相位取值都不一样。以电压波形存储器相位为零,电流波形存储器相位为θ,动态幅值D/A位数N,则计算如下 电压波形yi=---(i=0,1,...,M-1)]]>电流波形yi=---(i=0,1,...,M-1)]]>号表示取整数。M个波形点可以用计算机计算其幅值,也可以事先构造好正弦函数表,yi=---(i=0,1,...,2(N+2)-1).]]>存在ROM中,从计算好的起始相位点,等间隔地抽取表中数值,若初始相位θ(-90°,270°),则初始地址偏移p=;]]>每周期内插M点,从正弦表中抽取这些点的值,抽取间隔为d=2N+2M;]]>第0个点的位置在a0=p,第1个点在a1=p+d,第i点在ai=p+id,.......,aM-1=p+(M-1)d,aM=a0。可以仅在ROM中存入半个周期正弦函数,利用镜像法获得函数值,以节省ROM存储空间。所以,本专利技术两路动态幅值D/A从各自的波形存储器中取出再造的正弦波形,每周期M点(M=8,32,64,128),共用一个地址发生器,一个时钟驱动,所以两路波形的相位差将始终保持不变。电压输出较小时,(小于0.1Vp-p情况)乘法型D/A出现非线性,而且信噪比降低,所以输出小信号交流电压要采用电压比例器V-V比例器,起到量程变换的作用,比例为1∶1,10∶1,100∶1,1000∶1,10000∶1,为了适用较宽频率范围,采用电阻分压技术方案,即使用金属膜电阻制作,电压比例器的幅频特性和相本文档来自技高网...

【技术保护点】
数字模拟阻抗标准器,其特征在于它包括:两路数字波形合成器、CPU处理器、V-V比例器、V-I分流器、前置放大器和信号整形电路、频率跟踪与倍频锁相和地址计数器,其中两路数字波形合成器由两个双口RAM波形存储器、用于产生数字量值与参考电压乘积的两个乘法器型D/A芯片、为乘法器型D/A芯片提供参考电压和电压幅值比的两个静态幅值D/A组成,CPU处理器分别与数字波形合器中的两个双口RAM波形存储器相接,用于从正弦函数表中抽取电压和电流波形分别存入两个双口RAM波形存储器中,两个乘法器型D/A芯片分别从双口RAM波形存储器中取出再造的正弦波形送至V-V比例器和V-I分流器中,V-V比例器用于电压幅值的比例调节,其输出接至数字电桥的电压测试端,V-I电流器用于将正弦波电压转变成电流,其输出端接至数字电桥的电流测试低端,以该电流测试低端作为虚地点;同时取数字电桥的电流测试高端信号经过前置放大器和信号整形电路、频率跟踪与锁相倍频送至地址计数器中,用于产生数字波形的时钟驱动,使输出的两路电压和电流波形的相位差始终保持不变,且与输入信号频率相同。

【技术特征摘要】

【专利技术属性】
技术研发人员:刘民
申请(专利权)人:中国航天科技集团公司第五研究院第五一四研究所
类型:发明
国别省市:11[中国|北京]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1