五次配置完成FPGA可配置逻辑块的测试方法技术

一种五次配置完成ＦＰＧＡ可配置逻辑块的测试方法，其特点在于：将ＦＰＧＡ可配置逻辑块的时序逻辑电路和组合逻辑电路结合起来测试，通过优化安排测试资源，交叉使用同或、异或等函数和穷举法的测试向量，减少了测试配置次数；本发明专利技术中使用了级连蛇形一维阵列的技术，将所有待测可配置逻辑块按满足测试可控制性和测试可观测的要求串联起来测试，既简化了设计复杂程度，又减少了测试输入输出端口，并且达到了１００％的测试覆盖率，有效的降低了测试成本。

【技术实现步骤摘要】

本专利技术涉及一种FPGA芯片的测试方法，特别是仅用五次配置就完成FPGA可配置逻辑块的测试方法。
技术介绍
对FPGA进行测试的前提是对其进行配置，设计多种测试电路并经过多次配置-测试的过程才能实现对FPGA的有效测试。而配置一次FPGA的时间花费比施加一次测试向量要多得多，所以提高FPGA测试效率的关键是在保证测试覆盖率的前提下尽量减少配置次数。可配置逻辑块是FPGA中最基本的功能单元，对可配置逻辑块的全面测试在FPGA测试技术中处于十分重要的地位。目前，国外对FPGA可配置逻辑块的测试进行了研究，提出了将可配置逻辑块分为时序逻辑和组合逻辑分别加以测试的理论，该方法配置次数较多，共使用了八次测试配置才达到较高的测试覆盖率，设计实现复杂，划分模块分别测试的措施浪费了测试资源。国内在这个领域的研究还处于起步阶段，相关成果很少。
技术实现思路
本专利技术解决的问题是尽量减少配置次数，提供一种通过五次配置完成FPGA可配置逻辑块的测试方法，该方法将组合逻辑和时序逻辑的测试交叉结合进行，节省了几次配置的同时保证了测试可控制性和测试可观测性的要求，克服了以往测试配置次数多、测试电路结构复杂、效率低的缺点。本专利技术的技术解决方案是五次配置完成FPGA可配置逻辑块的测试方法，包括五次配置和测试，其中第一次配置和测试步骤如下(1)对可配置逻辑块进行配置，G查找表配置为异或逻辑；F查找表配置为异或逻辑；H查找表配置为相等逻辑，其输入从H1多路器引入；YQ触发器输出H查找表的值，XQ触发器输出DIN多路器的值；(2)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(3)对连接完的矩阵施加测试向量；第二次配置和测试步骤如下(4)对可配置逻辑块进行配置，G查找表配置为同或逻辑；F查找表配置为同或逻辑；H查找表配置为相等逻辑，其输入从H1多路器引入；XQ触发器输出H查找表的值，YQ触发器输出DIN多路器的值；(5)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(6)对连接完的矩阵施加测试向量；第三次配置和测试步骤如下(7)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，其输入由F1端引入；G查找表配置为异或逻辑，其输入分别从G查找表、F查找表(32)、H1多路器引入；YQ触发器输出G查找表的值，XQ触发器输出DIN多路器的值；(8)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(9)对连接完的矩阵施加测试向量；第四次配置和测试步骤如下(10)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，输入由F1端引入；H查找表配置为同或逻辑，其输入分别从G查找表、F查找表、H1多路器引入；YQ触发器输出F查找表的值，XQ触发器输出DIN多路器的值；(11)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(12)对连接完的矩阵施加测试向量；第五次配置和测试步骤如下(13)对可配置逻辑块进行配置，G查找表配置为相等逻辑，输入由G1端引入；F查找表配置为相等逻辑，输入由F1端引入；H查找表配置为相等逻辑，其输入从H1多路器引入；YQ触发器输出G查找表的值，XQ触发器输出F查找表的值；(14)连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；(15)对连接完的矩阵施加测试向量。所述步骤(1)中，G查找表的结果经过Y多路器输出，F查找表的结果经过X多路器输出，H查找表将H1多路器的值经DY多路器以及YQ触发器输出，H1多路器选通C2，DIN多路器选通C1，DIN多路器的值经过DX多路器及XQ触发器输出，SR多路器选通C4，SR多路器的值与XQ触发器和YQ触发器的复位端reset相连，EC多路器选通C3，EC多路器的值与XQ触发器和YQ触发器的使能端相连。所述步骤(2)中，每个可配置逻辑块的输入端C3、C4、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的C1端。所述步骤(3)中，在第一级可配置逻辑块的F查找表输入端F1、F2、F3、F4使用穷举法加测试向量，即输入端F1、F2、F3、F4每种可能的逻辑组合都至少出现一次；在G查找表输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C1、C2加测试向量时需要保证C1、C2各经历一次从0到1的变化以及一次从1到0的变化，C3是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C4是复位信号在测试时将XQ触发器和YQ触发器复位。所述步骤(4)中，G查找表的结果经过Y多路器输出，F查找表的结果经过X多路器输出，H查找表将DIN多路器的值经DX多路器及XQ触发器输出，H1多路器选通C3，DIN多路器选通C4，SR多路器选通C1，SR多路器的值与XQ触发器和YQ触发器的复位端reset相连，EC多路器选通C2，EC多路器的值与XQ触发器和YQ触发器的使能端相连。所述步骤(5)中，每个可配置逻辑块的输入端C1、C2、G2、G3、G4、F2、F3、F4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的G1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C4端，输出端XQ接下一级可配置逻辑块的C3端。所述步骤(6)中，在第一级可配置逻辑块的F查找表输入端F1、F2、F3、F4使用穷举法加测试向量；在G查找表输入端G1、G2、G3、G4使用穷举法加测试向量；在输入端C3、C4加测试向量时需要确保C3、C4各经历一次从0到1的变化以及一次从1到0的变化，C2是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C1是复位信号在测试时将XQ触发器和YQ触发器复位。所述步骤(7)中，G查找表的结果经过DX多路器及XQ触发器输出，F查找表的结果经过X多路器输出，H查找表将H1多路器的值经Y多路器输出，Y多路器选通C1，DIN多路器选通C2，SR多路器选通C3，SR多路器的值与XQ触发器和YQ触发器的置位set相连，EC多路器选通C4，EC多路器的值与XQ触发器和YQ触发器的使能端相连。所述步骤(8)中，每个可配置逻辑块的输入端C3、C4分别作为可控的公共输入端并联在一起，输出端Y接下一级可配置逻辑块的C1端，输出端X接下一级可配置逻辑块的F1端，输出端YQ接下一级可配置逻辑块的C2端，输出端XQ接下一级可配置逻辑块的G1端。所述步骤(9)中，第一级可配置逻辑块的F查找表的输入端F1、G查找表的输入端G1以及DIN多路器的输入端C1共同构成了对H查找表的测试向量，测试时采用穷举法；在输入端C2，测试向量需要确保C2的值经历一次从0到1的变化以及一次从1到0的变化，C4是XQ触发器和YQ触发器的使能信号在测试时需保持有效，C3是置位信号在测试时将XQ触发器和YQ触发器置位。所述步骤(10)中，G查找表的结果经过Y多路器输出，F查找表的结果经过DY多路器及YQ触发器输出，H查找表的结果经X多路器输出，H1多路器选通C4，DIN多路器选通C3，SR多路器选通C2，SR本文档来自技高网...

【技术保护点】
五次配置完成ＦＰＧＡ可配置逻辑块的测试方法，包括五次配置和测试，其中第一次配置和测试步骤如下：（１）对可配置逻辑块进行配置，Ｇ查找表（１１）配置为异或逻辑；Ｆ查找表（１２）配置为异或逻辑；Ｈ查找表（１３）配置为相等逻辑，其输入从Ｈ１ 多路器（１４）引入；ＹＱ触发器（１１３）输出Ｈ查找表（１３）的值，ＸＱ触发器（１１２）输出ＤＩＮ多路器（１９）的值；（２）连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；（３）对连接完的矩阵施加测试向量； 第二次配置和测试步骤如下：（４）对可配置逻辑块进行配置，Ｇ查找表（２１）配置为同或逻辑；Ｆ查找表（２２）配置为同或逻辑；Ｈ查找表（２３）配置为相等逻辑，其输入从Ｈ１多路器（２４）引入；ＸＱ触发器（２１２）输出Ｈ查找表（２３）的值，Ｙ Ｑ触发器（２１３）输出ＤＩＮ多路器（２９）的值；（５）连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；（６）对连接完的矩阵施加测试向量；第三次配置和测试步骤如下：（７）对可配置逻辑块进行配置，Ｇ查 找表（３１）配置为相等逻辑，输入由Ｇ１端引入；Ｆ查找表（３２）配置为相等逻辑，其输入由Ｆ１端引入；Ｇ查找表（３３）配置为异或逻辑，其输入分别从Ｇ查找表（３１）、Ｆ查找表（３２）、Ｈ１多路器（３４）引入；ＹＱ触发器（３１２）输出Ｇ查找表（３１）的值，ＸＱ触发器（３１３）输出ＤＩＮ多路器（３９）的值；（８）连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；（９）对连接完的矩阵施加测试向量；第四次配置和测试步骤如下：（１０）对可配置逻辑块进 行配置，Ｇ查找表（４１）配置为相等逻辑，输入由Ｇ１引入；Ｆ查找表（４２）配置为相等逻辑，输入由Ｆ１端引入；Ｈ查找表（４３）配置为同或逻辑，其输入分别从Ｇ查找表（４１）、Ｆ查找表（４２）、Ｈ１多路器（４４）引入；ＹＱ触发器（４１３）输出Ｆ查找表（４２）的值，ＸＱ触发器（４１２）输出ＤＩＮ多路器（４９）的值；（１１）连接所有的可配置逻辑块，使其成为一个首尾相连的蛇形一维矩阵；（１２）对连接完的矩阵施加测试向量；第五次配置和测试步骤如下：（１３）对可 配置逻辑块进行配置，Ｇ查找表（５１）配置为相等逻辑，输入由Ｇ１端引入；Ｆ查找表（５２）配置为相等逻辑，输入由Ｆ１端引入；Ｈ查找...

【技术特征摘要】

【专利技术属性】
技术研发人员：文治平，周涛，杜忠，陈雷，李学武，张帆，刘增容，张彦龙，储鹏，
申请(专利权)人：北京时代民芯科技有限公司，中国航天时代电子公司第七七二研究所，
类型：发明
国别省市：11[中国|北京]