电子部件制造技术

本发明专利技术的电子部件包括：绝缘层，其具有主面；被动器件，其包括低电压图案和高电压图案，该低电压图案形成于上述绝缘层内，该高电压图案以在上述主面的法线方向上与上述低电压图案对置的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及屏蔽导体层，其以俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，遮蔽形成于上述低电压图案与上述高电压图案之间的电场，抑制相对于上述高电压图案的电场集中。

【技术实现步骤摘要】
【国外来华专利技术】电子部件
本专利技术涉及电子部件。
技术介绍
专利文献1公开一种变压器(被动器件)，该变压器具有隔着绝缘层而在上下方向上相互对置的一对电感器(低电压图案以及高电压图案)。在一方的电感器施加低电压，在另一方的电感器施加高电压。先行技术文献专利文献专利文献1：日本特开2013－115131号公报
技术实现思路
专利技术所要解决的课题形成于低电压图案以及高电压图案之间的电场有集中于高电压图案的倾向。这种的电场集中成为耐压下降的起点。本专利技术的一个实施方式提供一种抑制高电压图案的电场集中且能够提高耐压的电子部件。用于解决课题的方案本专利技术的一个实施方式提供一种电子部件，包括：绝缘层，其具有主面；被动器件，其包括低电压图案和高电压图案，该低电压图案形成于上述绝缘层内，该高电压图案以在上述主面的法线方向上与上述低电压图案对置的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及屏蔽导体层，其以俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，遮蔽形成于上述低电压图案与上述高电压图案之间的电场，抑制相对于上述高电压图案的电场集中。本专利技术的一个实施方式提供一种电子部件，包括：绝缘层，其具有主面；多个被动器件，其分别包括低电压图案和高电压图案，并且彼此空出间隔地形成于上述绝缘层内，该低电压图案形成于上述绝缘层内，该高电压图案以在上述主面的法线方向上与上述低电压图案对置的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及高电压虚拟图案，其在上述绝缘层内以介于彼此相邻的多个上述高电压图案之间的区域的方式形成于多个上述高电压图案的周围，且被施加超过对上述低电压图案所施加的电压的电压。根据上述的电子部件，能够抑制高电压图案的电场集中，提高耐压。本专利技术中的上述的或者其它目的、特征以及效果根据参照附图进行的以下叙述的实施方式的说明可清楚。图面说明图1是组装有本专利技术的第一实施方式的电子部件的电子部件模块的俯视图。图2是用于说明图1所示的电子部件模块的动作的简略结构图。图3是用于说明图1所示的电子部件模块的动作的电压波形图。图4是表示图1所示的电子部件的立体图。图5是图4所示的电子部件的俯视图。图6是表示在图4所示的电子部件形成有低电压线圈的层的俯视图。图7是表示在图4所示的电子部件形成有高电压线圈的层的俯视图。图8是表示沿图7所示的VIII-VIII线的剖视图。图9是表示沿图7所示的IX-IX线的剖视图。图10是图7所示的区域X的放大图。图11是图7所示的区域XI的放大图。图12是图7所示的区域XII的放大图。图13是表示平均瞬时绝缘击穿电压的图表。图14是通过模拟来调查高电压线圈的附近的电场分布的图。图15A是通过模拟来调查第一高电压虚拟图案的电场分布的图。图15B是通过模拟来调查浮遊虚拟图案的电场分布的图。图16是与图7对应的俯视图，是表示本专利技术的第二实施方式的电子部件的俯视图。图17是表示沿图16所示的XVII-XVII线的剖视图。图18是本专利技术的第三实施方式的电子部件的俯视图。图19是表示在图18所示的电子部件形成有低电压线圈的层的俯视图。图20是表示在图18所示的电子部件形成有高电压线圈的层的俯视图。图21是表示沿图20所示的XXI-XXI线的剖视图。图22是与图20对应的俯视图，是本专利技术的第四实施方式的电子部件的俯视图。图23是与图8对应的区域的剖视图，是表示本专利技术的第五实施方式的电子部件的剖视图。图24A是与图11对应的区域的放大图，是表示第一变形例的第一高电压虚拟图案的图。图24B是与图11对应的区域的放大图，是表示第二变形例的第一高电压虚拟图案的图。图25是组装有变形例的电子部件的电子部件模块的俯视图。具体实施方式图1是组装有本专利技术的第一实施方式的电子部件5的电子部件模块1的俯视图。在图1中，为了清楚内部构造，透过地表示封装主体2的中央部。参照图1，电子部件模块1的封装类型在该方式中为SOP(SmallOutlinePackage)。作为电子部件模块1的封装类型，不限于SOP，能够采用与之类类似的各种方式。电子部件模块1的封装类型例如也可以是QFN(QuadForNonLeadPackage)、DFP(DualFlatPackage)、DIP(DualInlinePackage)、QFP(QuadFlatPackage)、SIP(SingleInlinePackage)、或者SOJ(SmallOutlineJ-leadedPackage)。在该方式中，电子部件模块1是包括多个芯片的复合型模块。电子部件模块1包括封装主体2、多个芯片焊盘3、多个引线端子4、电子部件5、控制器IC芯片6以及驱动器IC芯片7。封装主体2包含封固树脂。封固树脂也可以包含环氧树脂。封装主体2形成为长方体形状。封装主体2具有一方侧的第一面8、另一方侧的第二面9、以及连接第一面8以及第二面9的侧面10A、10B、10C、10D。侧面10A以及侧面10B沿第一方向X延伸，并在与第一方向X交叉的第二方向Y上相互对置。侧面10C以及侧面10D沿第二方向Y延伸，并在第一方向X上相互对置。更具体而言，第二方向Y与第一方向X正交。多个芯片焊盘3被封固于封装主体2内。在该方式中，多个芯片焊盘3分别形成为长方体形状。在该方式中，多个芯片焊盘3包括沿第一方向X空出间隔地配置的第一芯片焊盘3A以及第二芯片焊盘3B。第一芯片焊盘3A配置在封装主体2的侧面10A侧。第二芯片焊盘3B配置在封装主体2的侧面10B侧。多个引线端子4分别设置在封装主体2的侧面10A侧以及侧面10B侧。各引线端子4具有位于封装主体2内的一端部、以及位于封装主体2外的另一端部。各引线端子4的另一端部形成为与実装基板等连接对象连接的外部连接部。电子部件5是使所输入的电信号升压并输出的变压器芯片。在该方式中，电子部件5形成为在俯视时呈长方形状。电子部件5配置在封装主体2的中央部。更具体而言，电子部件5以长边与侧面10A对置的姿势配置在第一芯片焊盘3A之上。电子部件5在第一芯片焊盘3A之上配置在侧面10B侧的区域。电子部件5的配置是任意的，不限制于图1所示的配置。电子部件5具有多个低电压焊盘11以及多个高电压焊盘12。多个低电压焊盘11沿侧面10A侧的长边空出间隔地排列在电子部件5。多个高电压焊盘12沿侧面10B侧的长边空出间隔地排列在电子部件5。控制器IC芯片6是用于对电子部件5进行驱动控制的器件。控制器IC芯片6相对于电子部件5为低电压器件。在该方式中，控制器IC芯片6形成为在俯视时呈长方形状。控制器IC芯片6相对于电子部件5配置在侧面10A侧的区域。更具体而言，控制器IC芯本文档来自技高网...

【技术保护点】
1.一种电子部件，其特征在于，包括：/n绝缘层，其具有主面；/n被动器件，其包括低电压图案和高电压图案，该低电压图案形成于上述绝缘层内，该高电压图案以在上述主面的法线方向上与上述低电压图案对置的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及/n屏蔽导体层，其以俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，遮蔽形成于上述低电压图案与上述高电压图案之间的电场，抑制相对于上述高电压图案的电场集中。/n

【技术特征摘要】
【国外来华专利技术】20190308 JP 2019-0430361.一种电子部件，其特征在于，包括：
绝缘层，其具有主面；
被动器件，其包括低电压图案和高电压图案，该低电压图案形成于上述绝缘层内，该高电压图案以在上述主面的法线方向上与上述低电压图案对置的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及
屏蔽导体层，其以俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，遮蔽形成于上述低电压图案与上述高电压图案之间的电场，抑制相对于上述高电压图案的电场集中。


2.根据权利要求1所述的电子部件，其特征在于，
上述屏蔽导体层以与上述高电压图案不同的图案形成。


3.根据权利要求1或2所述的电子部件，其特征在于，
上述屏蔽导体层在上述绝缘层内形成于比上述低电压图案更接近上述高电压图案的区域。


4.根据权利要求1～3任一项中所述的电子部件，其特征在于，
上述屏蔽导体层包括高电压虚拟图案，该高电压虚拟图案以在俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压。


5.根据权利要求4所述的电子部件，其特征在于，
上述高电压虚拟图案在俯视时包围上述高电压图案。


6.根据权利要求4或5所述的电子部件，其特征在于，
上述高电压虚拟图案形成为有端状。


7.根据权利要求1～3任一项中所述的电子部件，其特征在于，
上述屏蔽导体层包括浮遊虚拟图案，该浮遊虚拟图案以在俯视时位于上述高电压图案的周围的方式，以电浮遊状态形成于上述绝缘层内。


8.根据权利要求7所述的电子部件，其特征在于，
上述浮遊虚拟图案在俯视时包围上述高电压图案。


9.根据权利要求1～3任一项中所述的电子部件，其特征在于，
上述屏蔽导体层包括：
高电压虚拟图案，其以在俯视时位于上述高电压图案的周围的方式形成于上述绝缘层内，且被施加超过对上述低电压图案所施加的电压的电压；以及
浮遊虚拟图案，其以在俯视时位于上述高电压虚拟图案的周围的方式，以电浮遊状态形成于上述绝缘层内。


10.根据权利要求9所述的电子部件，其特征在于，
上述高电压虚拟图案在俯视时包围上述高电压图案。


11.根据权利要求10所述的电子部件，其特征在于，
上述浮遊虚拟图案在俯视时包围上述高电压虚拟图案。


12.根据权利要求9～11任一项中所述的电子部件，其特征在于，
上述高电压虚拟图案形成为有端状。


13.根据权利要求1～12任一项中所述的电子部件，其特征在于，
还包括形成于上述主面之上的低电压焊盘，
上述高电压图案在俯视时从上述低电压焊盘空出间隔地形成，
在上述高电压图案施加超过对上述低电压焊盘所施加的电压的电压，
上述屏蔽导体层在俯视时介于上述低电压焊盘与上述高电压图案之间的区域。


14.根据权利要求13所述的电子部件，其特征在于，
上述低电压图案与上述低电压焊盘电连接。


15.根据权利要求1～12任一项中所述的电子部件，其特征在于，
还包括沿上述绝缘层的周缘形成于上述绝缘层内的场电极，
上述高电压图案在俯视时从上述场电极空出间隔地形成，
在上述高电压图案施加超过对上述场电极所施加的电压的电压，
上述屏蔽导体层在俯视时介于上述场电极与上述高电压图案之间的区域。


16.根据权利要求15所述的电子部件，其特征在于，
上述低电压图案与上述场电极电连接。

<...

【专利技术属性】
技术研发人员：长田光生，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP