【技术实现步骤摘要】
【国外来华专利技术】使用重入队列的多线程自调度可重新配置计算架构的循环执行控制相关申请案的交叉参考此申请案是2018年3月31日申请的专利技术者是托尼M.布鲁尔(TonyM.Brewer)的标题为“使用重入队列的多线程自调度可重新配置计算架构的循环执行控制(LoopExecutionControlforaMulti-Threaded,Self-SchedulingReconfigurableComputingFabricUsingaReenterQueue)”的第62/651,142号美国临时专利申请案的非临时案且主张所述美国专利申请案的权益及优先级,所述美国专利申请案随本文一起共同转让,且其全部内容以如同在本文中作为一个整体陈述的相同的完全效力及效果特此以全文引用方式并入本文中(下文称为“相关申请案”)。
本专利技术大体上涉及可配置计算电路系统,且更特定来说,涉及异构计算系统,其包含具有嵌入式互连网络、动态重新配置及对能量或功耗的动态控制的可配置计算电路系统。
技术介绍
在计算速度、能量(或功率)消耗及相关联散热方面,许多现有计算系统已经达到了计算处理能力的显著极限。举例来说,随着对先进计算技术的需求的增长,现有计算解决方案越来越不足以适应例如人工智能及其它重要的计算应用。因此,持续需要一种能够为计算密集型内核提供高性能及高能效解决方案的计算架构,例如用于在感测、通信及分析应用(合成孔径雷达、5G基站)及图形分析应用(例如使用光谱技术、机器学习、5G联网算法及大模板代码的图形聚类)中使用的快速傅里叶变换 ...
【技术保护点】
1.一种可配置电路,其包括:/n可配置计算电路;/n第一存储器电路,其耦合到所述可配置计算电路;/n多个同步网络输入,其耦合到所述可配置计算电路;/n多个同步网络输出,其耦合到所述可配置计算电路;及/n第二配置存储器电路,其耦合到所述可配置计算电路、所述控制电路系统、所述同步网络输入及所述同步网络输出;及/n控制电路,其耦合到所述可配置计算电路,所述控制电路包括:/n存储器控制电路;/n多个控制寄存器;及/n线程控制电路,其包括:/n接续队列;及/n重入队列。/n
【技术特征摘要】
【国外来华专利技术】20180331 US 62/651,1421.一种可配置电路,其包括:
可配置计算电路;
第一存储器电路,其耦合到所述可配置计算电路;
多个同步网络输入,其耦合到所述可配置计算电路;
多个同步网络输出,其耦合到所述可配置计算电路;及
第二配置存储器电路,其耦合到所述可配置计算电路、所述控制电路系统、所述同步网络输入及所述同步网络输出;及
控制电路,其耦合到所述可配置计算电路,所述控制电路包括:
存储器控制电路;
多个控制寄存器;及
线程控制电路,其包括:
接续队列;及
重入队列。
2.根据权利要求1所述的可配置电路,其中所述接续队列存储具有允许执行的完成计数但尚不具有经指派线程标识符的计算线程的一或多个线程标识符。
3.根据权利要求2所述的可配置电路,其中所述接续队列存储具有允许执行的完成计数且具有经指派线程标识符的计算线程的一或多个线程标识符。
4.根据权利要求3所述的可配置电路,其中所述多个控制寄存器进一步存储线程标识符池及具有有效数目个循环线程的循环计数的完成表,且其中所述重入队列中的任何线程通过在所述线程标识符池中无可用线程标识符时使计算线程具有允许执行的完成计数来避免可能出现的潜在死锁。
5.根据权利要求4所述的可配置电路,其中所述线程控制电路响应于将线程标识符传回到所述线程标识符池的异步分组网络消息的接收,所述线程控制电路使所述循环计数递减,且当所述循环计数达到零时,传输异步分组网络完成消息。
6.根据权利要求3所述的可配置电路,其中在所述接续队列中具有线程标识符的任何线程执行之前执行所述重入队列中具有线程标识符的任何线程。
7.根据权利要求6所述的可配置电路,其中所述控制电路进一步包括:
优先级队列,其中在所述接续队列或所述重入队列中具有线程标识符的任何线程执行之前执行具所述优先级队列中具有线程标识符的任何线程。
8.根据权利要求1所述的可配置电路,其中所述多个控制寄存器存储具有第一数据完成计数且具有第二迭代计数的完成表。
9.根据权利要求8所述的可配置电路,其中所述控制电路适于对线程进行排队以用于在针对其线程标识符其完成计数已经递减到零且其线程标识符是所述下一线程时执行。
10.根据权利要求8所述的可配置电路,其中所述控制电路适于对线程进行排队以用于在针对其线程标识符其完成计数指示任何数据依赖性的完成时执行。
11.根据权利要求8所述的可配置电路,其中所述完成计数指示在所述所选择线程的执行之前将针对多个线程中的每个所选择线程接收的完成消息的预定数目。
12.根据权利要求1所述的可配置电路,其中所述多个控制寄存器进一步存储具有多个线程标识符,且针对每一线程标识符,具有用于在当前线程的执行之后执行的下一线程标识符的循环表。
13.根据权利要求12所述的可配置电路,其中所述多个控制寄存器进一步将第一迭代的识别及最后一个迭代的识别存储于所述循环表中。
14.根据权利要求1所述的可配置电路,其中所述配置存储器电路包括:
第一指令存储器,其存储用以配置所述可配置计算电路的数据路径的多个数据路径配置指令;及
第二指令及指令索引存储器,其存储用于所述多个同步网络输入的主同步输入的选择、用于所述可配置计算电路的当前数据路径配置指令的选择及用于下一可配置计算电路的下一数据路径配置指令的选择的多个辐条指令及数据路...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。