测试系统包括端接于探针中的通信信道，该探针接触待测电子器件的输入端。电阻器连接在探针附近的通信信道与接地之间。该电阻器可减小该端的输入阻抗，由此可减小输入端的上升时间和下降时间。信道可以端接在具有多个路径的分支中，其中各个路径是由用于接触待测电子器件各端的探针来端接的。这些分支中包括隔离电阻器，用于防止一个输入端的故障传播到其它输入端。各分支中都设有分流电阻器，用于减小该端的输入阻抗，由此减小输入端的上升时间和下降时间。还可以调整分流电阻器的大小，以减少、最小化或者消除通过该信道所返回的信号反射。
【技术实现步骤摘要】
【国外来华专利技术】用于提高电子器件测试系统的工作频率的方法和装置
技术介绍
本专利技术一般可应用于沿一个或多个通信信道向下驱动数据的任何系统。这 种系统的一个示例是用于测试电子器件(比如半导体器件)的测试系统。附图说明图1示出了用于测试电子器件的测试系统100的简化框图。图l所示的测试系统100可以测试非单一半导体晶片构成的芯片、单一芯片(封装或未封装的)或多芯片模块。这种系统ioo可以配置成测试其它类型的电子器件(比如印刷电路板)。如图所示，系统IOO包括测试机102、通信连接104 (例如，同轴电缆、光纤 链路、无线通信链路等)、探针头107和探针卡108，探针卡108用于在测试 机102和待测的电子器件112("DUT")之间传送测试信号。测试系统100还包括 外壳106，外壳106具有可移动的卡盘114以便于支持并移动DUT 112。探针 卡的探针IIO与DUT 112接触，由此与DUT形成电连接。测试机102产生测试数据，通过导电路径(该路径穿过通信连接104、探 针头107和探针卡108)构成的通信信道将测试数据驱动到DUT 112的输入端 (图l中未示出)。DUT 112所产生的响应数据是通过DUT的输出端输出的 并且通过比较信道(也由导电路径构成，该路径通过探针卡108、探针头107 和104)传递给测试机102。通常，测试机102随后将DUT 112所产生的响应 数据与预期的响应数据进行比较从而确定DUT 112是否良好。(这种测试可以 附加或者替代用于评定DUT的工作情况。)图2示出了典型的DUT 112，它具有两个输入端208和210、两个输出端 204和206、 一个电源端212和一个接地端202。(典型的DUT可能具有更多 的端子，但为了便于描述和讨论，图2只示出了6个端子。)如图2所示，由 测试机102通过电源通道224向电源端212提供电源，电源通道224由通过通 信连接104、探针头107和探针卡108的导电路径构成，探针卡108包括与电 源端212相接触的探针110f。相类似的是，测试机102通过接地通道214提供 接地连接，该接地连接端接于探针110a中。测试机102中的驱动器228和230通过驱动信道220和222 (它们分别端接于输入端208和210中)将测试数据 驱动到输入端208和210。测试机102中的比较器232和234接收由DUT 112 产生且通过输出端204和206输出的响应数据。(比较器232和234可以将该 响应数据与预期的响应数据进行比较。)控制模块226控制测试机102的整体 操作，提供电源和接地，产生测试数据，获取实际响应数据和预期响应数据的 比较结果，和/或产生定时信号等。图3示出了测试机102的局部视图，仅示出了驱动信道222和220的驱动 器228和230。在图3中，电阻器308表示驱动器(228或230)的输出阻抗，而 电阻器310表示通信信道(220或222)的特性阻抗。在图3中，假定DUT 112 是互补金属氧化物半导体(CMOS)器件。众所周知，CMOS器件(比如112)的 输入端(例如208或210)主要是电容性的。用于输入端208和210的简化等 效电路在图3中被显示成电阻器302 (表示输入端(例如208或210)的输入 阻抗)与电容器304 (表示输入端208和210的主要电容特征)的串联。(306 表示接地。)众所周知，直到电容器304累积了足够的电荷，输入端208或210从低到 高的信号变化才寄存于DUT112。相似地，直到电容器304的电荷消失，输入 端208或210从高到低的信号变化才寄存于DUT 112。为电容器304充电所需 的时间通常称之为上升时间，而使电容器304放电所需的时间是下降时间。众所周知，串联的电阻器和电容器的上升时间正比于阻抗和电容的乘积。上升时间的时间常数(t)表达如下t=R* C (其中t是上升时间或下降时间的时间常数，R是电阻器的阻抗，C是电容器的电容，并且*表示乘法)。电容 器304两端的电压表达如下vcO) = C*vd*(l-^/T)，其中 Ve(O是时间为？时电容器304两端的电压， Vd是驱动器228或230的输出电压， ^是从Vd的上升沿算起的时间(从低到高电压电平) t是时间常数，并且t二R承C i 是各驱动器228和230与各输入端208和210的电容304之间的总阻 抗(因此，i 是驱动器的输出阻抗308、驱动信道的特性阻抗310以及 DUT112的输入端的输入阻抗302这三者之和)，并且， C是电容器304的电容。串联的电阻器和电容器的下降时间还正比于阻抗和电容的乘积，并且可以 应用相同的时间常数(T)。电容器304两端的电压表达如下veW = C*V。*f/T， 其中v。是电容器上的初始电荷，其它参数就像上文所定义的那样。很显然，输入端208和210的上升时间和下降时间会限制输入到DUT 112 的信号切换频率。很明显，测试系统IOO会增加DUT 112的输入端208和210 的上升时间和下降时间。这是因为，对于每个驱动器228和230以及驱动信道 220和222而言，驱动器228和230的输出阻抗308以及信道220和222的特 性阻抗310会有效地增加DUT 112的输入端208和210的阻抗302。对DUT 112的切换频率的另一个潜在的限制源自信道220和222上的信号 反射。由驱动器228或230通过信道222或220所驱动的测试信号将(至少局 部地)发生反射偏离输入端210或208，并且通过信道222或220返回至驱动 器228或230。如果驱动器输出阻抗308与信道(222或220)的特性阻抗310 相匹配，则所反射的信号被驱动器输出阻抗308吸收并且不会再从信道(222 或220)反射到DUT 112。驱动器(或者信号源)的输出阻抗与信道的特性阻 抗相匹配这样一种结构常常被称为"源端接"。即使图3所示系统是源端接， 通过信道222和220所进行的反射也有可能引起抖动、噪声、或符号间的干扰， 这些都会限制输入端210和208的切换频率。在许多测试应用中，提高DUT测试频率都将是有利的。专利技术简述在本专利技术的一个实施方式中，测试系统包括端接于探针中的通信信道。探 针接触待测电子器件的输入端，并且测试数据通过通信信道驱动待测电子器 件。电阻器连接在探针附近的通信信道和接地之间。因此，该电阻器与输入端 的输入阻抗和电容并联，该电阻器可减小该端的输入阻抗，由此可减小该输入 端的上升时间和下降时间。还可以调整电阻器的大小，以便于减少、最小化或 消除通过通信信道所返回的信号反射。在本专利技术的第二实施方式中，测试系统包括分成多个路径的通信信道，每个路径端接于探针中。探针接触待测电子器件上的输入端。各分支中都包括隔 离电阻器，从而防止一个输入端处的故障传播到其它输入端。各分支中都设有 分流电阻器。分流电阻器从探针电连接着接地，从而进一步减小该端的输入阻 抗，由此减小输入端的上升时间和下降时间。还可以调整分流电阻器的大小， 以便于减少、最小化或消除通过通信信道所返回的信号反射。附图简述图1示出了典型的现有技术测试系统。图2示出了图1所示测试系统的一些元件的简化方框图本文档来自技高网...
【技术保护点】
一种在测试机与待测电子器件之间交互测试信号的装置，所述装置包括：结构；多个信道端子，所述信道端子设置在所述结构上并且被配置成与来自所述测试机的通信信道电连接；多个探针，所述探针设置在所述结构上并且被配置成接触所述电子器件的测试特征；多个导电路径，所述导电路径将所述信道端子与所述探针一一连接起来；以及多个分流电阻器，所述分流电阻器设置在所述结构上，所述各个分流电阻器都电连接着所述导电路径之一。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：CA米勒，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。