具有层叠基板的探针卡制造技术

本发明专利技术提供了一种探针卡，该探针卡包括：第一基板、第二基板、以及在第一基板与第二基板之间延伸的多条导电线。所述导电线：（ａ）在第一端部处固定于第一基板的触点；并且（ｂ）在第二端部处固定于第二基板的触点。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于集成电路测试的设备。更具体地说，本专利技术涉 及一种用于半导体集成电路的晶圆测试的探针卡。
技术介绍
在半导体集成电路制造过程中，传统的是，在制造期间以及在 发货之前测试集成电路(IC),以确保正确的操作和相关的特性。 晶圓测试是一种公知测试技术，该技术通常用于基于晶圓的半导体 IC (或晶片)的产品测试中，其中例如在自动测试设备(ATE)与 晶圓的每个IC (或晶片)之间产生临时电流以-汪明IC的准确性能。 用于晶圓测试的示例性部件包括ATE测试板，该测试板是连接于 ATE的且在ATE与探针卡之间来回传输测试信号的多层印刷电路 板。刷电路板(PCB)，所述探针被设置成与IC晶圆上的一系列连接端 子(或晶片触点)进行电接触。某些已知探针卡进一步包括将探针 电连接于印刷电路板的基板或所谓的空间转换器(spacetransformer )。所述空间转换器可以包括例如多层陶瓷基板或多层有 机基板。已知的是将多个柔性探针中的每一个均安装于空间转换器 的安装表面。通常，探针被安装于导电(例如，金属)焊盘，所述 焊盘通过半导体制造领域的技术人员所公知的传统电镀或蚀刻技 术而形成于基板上。在某些可替换设置的探针卡中，已知的是，将 探针安装于探针头组件内，所述探针头组件将探针的端部设置成与 在空间转换器表面上的触点进行电通信。探针卡制造过程中的一个难点在于，空间转换器基板的安装表 面被期望地保持在严格的平面公差内，从而将不期望的探针尖(其 与IC连接端子相连接)位置的变化最小化。对于在各个探针尖与 净皮测试芯片的端子之间建立和4呆持相同的4妄触条件来i兌，所有揮:针 尖在探针组件内的严格的位置公差是至关重要的。位置公差对探针 尖相对于相应端子的位置以及在探针与IC连接端子之间建立令人 满意的电连接所需要的力两者均有影响。为了严格控制探针尖的位 置公差，所期望的是，多个探针的安装表面尽可能地接近平面。具体地说，用于将探针安装于基板上的一个通常方法包括使用 电镀技术在基板上形成柱(post)结构的步骤，接下来的是将每个 探针接焊(tab bonding)于柱的步骤。难以将每个电镀后的柱的顶 部保持在/>共平面上。另外，由于纟笨针^皮安装于柱上，所以难以保 持^笨针的正确对准。将探针直接安装于空间转换器基板的另 一缺点在于，基板趋向 于成为相对昂贵的产品，如果在将探针安装于基板期间出现错误， 则使得基板变得无用，这种错误的成本较高。因此，期望提供一种更容易制造且更有成本效益的探针卡，该 探针卡提供将探针尖设置在严格公差内的探针元件。
技术实现思路
根据本专利技术的示例性实施例，提供了一种探针卡，该探针卡包括第一基板、第二基板、以及在第一基板与第二基板之间延伸的 多条导线。所述导线(a)在第一端部处固定于第一基板的触点； 并且(b)在第二端部处固定于第二基4反的触点。根据本专利技术的另 一示例性实施例，多个焊球设置于第 一基板和 第二基板的相应触点之间。所述多条导线在第一基板与第二基板之间设置第 一导电通路，而所述多个焊球在第 一基板与第二基板之间 设置第二导电通^各。附图说明为了说明本专利技术的目的，附图中示出了本专利技术目前优选的一种 形式。但是，应该理解，本专利技术并不局限于所示出的精确布置和手 段。附图图1是示出了根据本专利技术示例性实施例的探针卡的一部分的透 视图，所述探针卡适于与闪存半导体芯片 一起使用并具有特征；图2是图1探针卡的局部侧面横截面图3是示出了根据本专利技术另一示例性实施例的探针卡的一部分 的透视图，所述探针卡适于与动态随机存取存储器(DRAM)半导 体芯片 一起使用并具有特征；图4是图3探针卡的局部侧面横截面图5A是根据本专利技术示例性实施例的探针卡组件的一部分的结 构图的侧-现图5B是根据本专利技术示例性实施例的另一探针卡组件的一部分 的结构图的侧—见图6A是才艮据本专利技术示例性实施例的又一纟罙针卡组件的一部分 的结构图的侧—见图；以及图6B是才艮据本专利技术示例性实施例的又一採:针卡组件的一部分 的结构图的侧一见图。具体实施例方式如此处所使用的，术语"基板，，旨在涉及装置(例如，多层陶 瓷基板、多层有机基板、单层基板、印刷电路板、接口板(例如， FR4^妄口^反)、空间转换器等)的^^反涵盖的范围。根据本专利技术示例性实施例，提供了 一种用于半导体晶片测试的 探针卡。该探针卡包括层叠布置的第一和第二基板。第一基板包括 其上设置有第一组电触点的第一面。所述触点电连接于形成在第二 面上的第二组触点。该电连接可以是通过任何传统方式，包括电迹 线(electrical trace )和/或导电过孑L。第二基板位于第一基一反上方(在所示出的实施例中)，并且包 括第一面和第二面。第一组电触点设置于第一面上。多个探针元件(在一个示例性实施例中，其为悬臂式探针)设置于第一面上，并 且探针的至少一部分电连接于第一组电触点。多个导电引线结合部(wire bond )将第二基板上的第 一组电触点的至少 一部分连接于第 一基板上的第一组电触点的一部分。在一个示例性实施例中，第二 组电触点形成于第二基板的第二面上。第二组电触点通过第一基板(-渚如，通过通孔)电连4妾于第一面上的第一组电触点的一部分。 第二组电触点电连接于第一基板上的第一组触点的一部分。如附图中所示的，才艮据下面对本专利技术示例性实施例的详细描 述，本专利技术的上述和其它特征和优点将变得更加明显。参照图1-4，在整个附图中，相同标号表示相似元件，示出了 本专利技术的示例性实施例，以1更在用于半导体晶片测试的纟笨针卡组件 中使用。在第一实施例中，本专利技术包括具有第一基板20和第二基 板30的层叠基板组件10。层叠基板组件10结合于探针卡组件(未 完全示出)中。多个探针60安装于第二基板30,并如下所述地电 连接于第一基板20。在所示的实施例中，探针60是悬臂式探针， 但是，应该理解，本专利技术的启示可以应用于包括多种不同探针构造 的任一种探针卡。而且，当使用诸如探针60的悬臂式探针时，设 置柱元件(未在图1-4中清楚地示出)，以提供额外的垂直偏转，诸 如图5A-6B中所示的柱元件。图1-4所示的层叠基板组件10、 100的实施例示出了本专利技术在 存储芯片中的两种示例性应用。在第一所示实施例(图1和图2) 中，层叠基才反组件10适于与在芯片的两个侧面上具有电触点的闪 存芯片一起使用。在第二所示实施例(图3和图4)中，层叠基板 组件10适于与4叉在芯片的一个侧面上具有电触点的动态随4几存取 存储器(DRAM)半导体芯片一起使用。应该容易明白，所示出的 实施例是本专利技术的简单示例性应用，并且不应净皮看作为限制本专利技术 的整个范围。参照图1和2，层叠基板组件10包括与触点(诸如第一基板 20上的引线迹线或触点焊盘(contact pad )(或<壬<可其它类型的电触 点，诸如端子、引线等))进行电通信的多个探针60。电通信可以 通过各种方式而被提供。在本专利技术的一个构造中，电连接通过导电 线70从第二基板30结合至第一基板20上的电触点而被提供。还 可预期的是，除了引线结合部， 一个或多个探针60可以连接于延 伸通过第二基4反30的过孔。进而，该过孔例如通过导电环氧4匕物(印oxy)或焊冲+附着本文档来自技高网...

【技术保护点】
一种探针卡，包括：第一基板；第二基板；以及多条导线，在所述第一基板与所述第二基板之间延伸，所述导线：（ａ）在第一端部处固定于所述第一基板的触点；并且（ｂ）在第二端部处固定于所述第二基板的触点。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：斯科特威廉斯，约翰麦格隆瑞，巴哈德尔图纳博伊卢，
申请(专利权)人：SV探针私人有限公司，
类型：发明
国别省市：SG[新加坡]