形成ESD检测器的方法及其结构技术

本发明专利技术涉及一种形成ＥＳＤ检测器的方法及其结构。在一个实施方式中，静电放电检测器形成有多个通道并配置成检测正静电放电和负静电放电。

【技术实现步骤摘要】
形成ESD检测器的方法及其结构
技术介绍
本专利技术大体涉及电子学，尤其是涉及形成半导体器件的方法和结构。过去，电子工业利用各种电路来检测静电放电(electro-static discharge)。大多数现有电路需要天线来形成信号，并接着使用电子 电路来处理来自天线的信号。天线的尺寸使将现有的ESD装置放置在 集成电路中很难。天线还增加了 ESD装置的成本。不使用天线的其它ESD装置只检测正的静电放电。这限制了装 置的有效性。因此，期望有一种形成ESD检测器的减少ESD检测器的成本的 方法，该ESD检测器可集成到集成电路上，并可检测正的和负的静电 放电事件。附图的简要说明附图说明图1简要示出根据本专利技术的包括ESD检测器的电子装置的一部 分的实施方式的一般化结构图2简要示出根据本专利技术的图1的ESD检测器的一部分的示例 性实施方式的一部分；以及图3简要示出根据本专利技术的包括图2的ESD检测器的半导体器 件的放大平面图。为了说明的简洁和清楚，附图中的元件没有必要按比例绘制，且 不同图中相同的参考数字表示相同的元件。此外，为了描述的简单而 省略了公知的步骤和元件的说明与详述。如这里所使用的载流电极 (current carrying electrode)表示承载通过器件的电流的该器件的一 个元件，如MOS晶体管的源极或漏极、或双极晶体管的集电极或发射极、或二极管的阴极或阳极；控制电极表示控制通过器件的电流的 该器件的一个元件，如MOS晶体管的栅极或双极晶体管的基极。虽 然这些器件在这里被解释为某个N沟道或P沟道器件，但本领域中的 普通技术人员应该认识到，依照本专利技术，互补器件也是可能的。本领 域中的技术人员应认识到，这里使用的词"在...的期间、在...同时、当... 的时候"不是表示一个行为和初始行为同时发生的准确术语，而是在被 初反应激起的反应之间可能有一些小而合理的延迟，如传播延迟。附图的详细说明图1简要示出电子装置IO的一般化结构图。装置IO—般包括用 于存储数字信息的存储元件。装置IO可为各种装置类型，例如数字音 乐播放器、数字视频摄像机、便携式电话或其它类型的装置。很多这 样的装置具有用于连接到其它装置的连接器，例如连接器ll。这样的 连接器可使装置10易受静电放电(ESD)的影响。例如，当ESD出 现时装置10可正处于将数据传输到存储器或从存储器传输出来的过 程中。ESD可导致传输错误的数据，或使数据破坏或丢失，或造成装 置10的其它故障。装置10 —般包括互连基底(interconnect substrate ) 12，互连基底12用于互连装置IO的电子部件，以便将控制器13连接 到存储器或将连接器11电连接到控制器13。互连基底12可为本领域 的技术人员公知的印刷电路(PC)板或挠性带(flex tape)或其它类 型的互连基底。装置10还包括通常互连到连接器11和互连基底12 上的控制器13的静电放电(ESD)检测器17。 ESD检测器17具有通 常连接到连接器11的信号输入18以及向控制器13或装置10的其它 部件提供输出信号的输出19。图2简要示出ESD检测器17的示例性实施方式的一部分。除了 信号输入18和输出19外，ESD检测器17还包括功率输入或电压输 入20以及功率返回或电压返回21，这些输入或返回被连接以接收用 于操作检测器17内的一些元件的工作电压。在电池供电的装置中，输 入20和返回21可连接到电池的相应的正端子和负端子，以便接收工作电压和工作功率。如在下文中将进一步看到的，检测器17配置成检 测正静电放电或负静电放电。检测器17还配置成在输出19上形成指 示负静电放电或正静电放电的检测的ESD检测信号。检测器17包括 用于检测正静电放电的出现的正ESD检测通道22和用于检测负静电 放电的出现的负ESD检测通道37。检测器17还包括脉沖发生器49， 其用于形成指示负静电放电或正静电放电的检测的ESD检测信号或 控制信号。输出晶体管61和电阻器62帮助形成ESD检测信号。在优选实施方式中，正ESD检测通道22包括连接在输入18和 返回21之间的一对背对背二极管23和24、连接在输入18和节点28 之间的第二对背对背二极管26和27、连接在节点28和返回21之间 的齐纳二极管31和电阻器30、具有连接到节点28的输入的反相器33 和34、以及晶体管35。晶体管35允许通道22的输出与通道37的输 出"或"连接在一起。在优选实施方式中，负ESD检测通道包括一对背 对背二极管39和40、连接在输入20以及二极管39和40之间的电阻 器42、另一对背对背二极管43和44、以及晶体管46和48连同电阻 器47—起。二极管23和24对通道37还起电压限制电路的作用。二 极管23、 24、 26、 27、 39、 40、 43和44中的每个可形成为多个串联 连接的二极管。串联连接两个或更多二极管可用于形成期望的电压降。 在优选实施方式中，二极管23、 24、 26、 27、 39、 40、 43和44中的 每个是两个串联连接的多晶硅二极管。脉冲发生器49的优选实施方式 包括锁存器50以及由反相器53-57、电容器55和晶体管59形成的延 迟电路。当检测器17装配到互连基底例如图l示出的基底12上时，互连 基底通常具有在输入18和返回21之间形成的寄生电感和电阻，如由 以虚线显示的(图1)的电感器14和电阻器15示出的。该寄生电感 和电阻可影响响应于正或负静电放电而在输入18形成的电流和电压 的形状和持续时间。当静电放电出现时，通常有在一段短暂的时间内 出现的大电压和电流尖峰。通常，尖峰电流和尖峰电压在几纳秒、一 般小于2纳秒(2 nsec.)的时段内出现，并可持续约仅仅1纳秒(1nsec.)。电流一般在通常约二十(20)纳秒的另 一时间间隔内降低到 稳定水平，并在另外的二十到四十(20-40)纳秒内緩慢降低。电流的 峰值可高至二十到三十安培(20到30 amp),而尖峰电压可在两千 和八千伏(2000-8000V)之间。通道22和37的元件的尺寸和响应时 间优选地配置成检测在尖峰电压的时间间隔期间的电压并传导尖峰电 流。检测器17配置成检测ESD事件，并在收到初始ESD电压的1纳 秒(1 nsec.)内在输出19上提供ESD检测信号，如在通常称为IEC 61000-4-2 (级别2)规范的国际电工委员会(IEC)规范中规定的。 国际电工委员会的地址在瑞士的3，rue de Varemb6， 1211 Gei^ve 20。当收到正ESD时，大ESD电压试图迫4吏输入18到相对于返回 21的正电压并到一个电压值，该电压值相对于输入20和返回21之间 的电压大。大的正ESD电压通常为一千伏(1000V)或更大。然而， 二极管23和24起电压限制电路的作用，该电路将在输入18上形成的 正电压限制为接近正阈值电压或电压限制电路的阈值的值。电压限制 电路的正阈值是二极管24的反向电压加上二极管23的正向电压。当 输入18上的电压(相对于返回21)到达电压限制电路的正阈值时， 二极管23开始在正向导通且二极管24在反向导通。因此，通常形成 二极管23和24，以传导至少七到二十安培(7-20 am本文档来自技高网...

【技术保护点】
一种静电放电检测器，包括：　输入，其用于接收静电放电；　限制电路，其耦合成接收所述静电放电，所述限制电路配置成响应于所述静电放电的正值而将所述输入限制为第一电压，并配置成响应于所述静电放电的负值而将所述输入限制为第二电压；　第一电压变换器，其耦合成接收所述第一电压，并响应性地形成具有小于所述第一电压的值的第三电压；　具有输入的第一整形电路，其耦合成接收所述第三电压并确定正检测信号；　第二电压变换器，其耦合成接收所述第二电压，并形成具有比所述第二电压负得较少的值的第四电压；以及　具有输入的第二整形电路，其耦合成接收所述第四电压并确定负检测信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：SP罗博，DM海明格尔，A拉拉阿斯科尔拉，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]