一种星载固态存储器及边记边擦的数据处理方法技术

本发明专利技术公开了一种星载固态存储器及边记边擦的数据处理方法，该存储器包括FPGA和FLASH芯片(2)，所有的FLASH芯片(2)为并行级联，并联的基片能共用一个I/O口，一个基片中的两个子基片共用一个对外管脚，使得所有的FLASH芯片(2)能够同时进行读写操作，该结构中没有增加SRAM等存储器即可解决同时记录和擦除的过程，该结构中的FLASH模块组合后FLASH模块的容量得到充分利用，提高了固态存储器的可靠性，没有增加SRAM存储器节约了成本。

【技术实现步骤摘要】
一种星载固态存储器及边记边擦的数据处理方法
本专利技术属于微电子
，具体涉及一种星载固态存储器及边记边擦的数据处理方法。
技术介绍
星载固态存储器主要工作模式为记录、回放、擦除，传统卫星在编排固态存储器在轨使用指令时，通常先停止记录模式，再启动擦除操作，待擦除操作完成后再重新启动记录操作，即固态存储器的擦除操作与记录操作是无法同时进行的。随着任务复杂度提升，部分卫星载荷要求持续生成数据，以往固存停止记录后再进行擦除操作或回放操作的任务调度模式已经不能够满足应用要求。目前边记边擦策略实现大多采用分时复用策略，该策略要求具备能够满足要求的SRAM等存储器，对数据进行缓存，增加SRAM等存储器伴随而来的是成本的提高，尤其是对于宇航级等高等级元器件价格高昂，而且通常存在禁运的问题，对于降低成本以及保障自主可控意义重大。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺点，提供一种星载固态存储器及边记边擦的数据处理方法；针对目前星载固态存储器实现边记边擦功能大多采用分时复用策略，增加SRAM等存储器，成本较高的问题。为达到上述目的，本专利技术采用以下技术方案予以实现：一种星载固态存储器，包括FPGA和A个FLASH芯片，所述FPGA用于对FLASH芯片进行读写操作和擦除操作，A个FLASH芯片为并行级联；每一个FLASH芯片内部封装有B个并联的基片，B个并联的基片共用一个I/O口；每一个基片内部封装有两个并联的子基片，两个子基片共用一个对外管脚。本专利技术的进一步改进在于：优选的，一个基片中通过块地址区分两个子基片。优选的，每一个子基片中包含4096个块，每一块中包含64页。优选的，B个并联的基片中，每一个基片具有独立的片选信号和读写信号。一种基于上述星载固态存储器的边记边擦的数据处理方法，包括以下步骤：步骤1，FPGA同时对每一个FLASH芯片的第1个子基片进行写操作时，对每一个FLASH芯片的第1+M个子基片进行擦除操作；步骤2，FPGA同时对每一个FLASH芯片的第2个子基片进行写操作时，对每一个FLASH芯片的第2+M个子基片进行擦除操作；步骤3，FPGA对每一个FLASH芯片的第N个子基片进行写操作时，对每一个FLASH芯片的第N+M个子基片进行擦除操作，当N+M大于2B时，擦除的为第M-(2B-N)个子基片；其中，N≤2B，M为写入操作的子基片与擦除操作的子基片之间的间隔数量；M∈[Mmin,Mmax](1)其中Mmin、Mmax分别为满足记录速率条件的M最小值与最大值；步骤4，重复步骤3，至每一个FLASH芯片中所有的子基片完成写操作；步骤5，重复步骤1-步骤4，至存储结束。优选的，所述写操作的过程为：(1)给一个子基片发送写操作指令字与地址；(2)给所述子基片发送2KB数据；(3)给所述子基片发送写操作结束指令字；(4)所述子基片进入编程阶段，2KB数据写入子基片中。优选的，所述读操作的过程为：(1)给一个子基片(4)发送擦除操作指令字与擦除地址；(2)延时。优选的，写操作机制为流水编程机制，所述流水编程机制中，FLASH芯片写操作的时间为：其中，Ti为片选i指令和数据加载时间，TP为编程时间，Ti为FLASH芯片中编程指令和数据载入，以及编程的总时间。优选的，每一个子基片中包含4096块，每一块中包含64页，读写操作以页为操作单位。优选的，擦除操作以块为操作单位。与现有技术相比，本专利技术具有以下有益效果：本专利技术公开了一种星载固态存储器，该存储器包括FPGA和FLASH芯片，所有的FLASH芯片为并行级联，并联的基片能共用一个I/O口，一个基片中的两个子基片共用一个对外管脚，使得所有的FLASH芯片能够同时进行读写操作，该结构中没有增加SRAM等存储器即可解决同时记录和擦除的过程，该结构中的FLASH模块组合后FLASH模块的容量得到充分利用，提高了固态存储器的可靠性，在没有增加SRAM存储器的同时，节约了成本。本专利技术还公开了一种基于星载固态存储器边记边擦的数据处理方法，该方法在不新增SRAM等存储器的基础上，通过设定读写操作子基片和擦除操作子基片之间的距离，使得能够同时对FLASH芯片进行读写操作和擦除操作，节约成本。【附图说明】图1为本专利技术的算法流程图；图2为本专利技术的硬件结构图；图3为本专利技术的芯片内部封装示意图1；图4为本专利技术的芯片内部封装示意图2；图5为本专利技术的芯片内部组织结构图；图6为本专利技术的固态存储器存储阵列示意图；图7为算法实现的仿真波形；其中：1-FPGA；2-FLASH芯片；3-基片；4-子基片。【具体实施方式】下面结合附图对本专利技术做进一步详细描述：在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。本专利技术提出一种在不增加外部存储器基础上，利用FLASH流水编程实现星载固态存储器边记边擦功能的方法。参见图2，本专利技术的存储器包括FPGA1和存储阵列，所述存储阵列包括A个FLASH芯片2，其中FPGA1为DMA控制器，FPGA1用于控制存储阵列中每一个FLASH芯片2的读写操作和擦除操作。参见图3，存储阵列中每一个FLASH芯片2的容量为64Gb，FLASH芯片2的数量为A个，优选的FLASH芯片2的数量为12个(图中只画出8个)，A个FLASH芯片2采用并行级联模式，A个FLASH芯片2的读写和地址控制完全相同。每一个FLASH芯片2内部封装有B个基片，优选的B为8个，一个FLASH芯片2中的B片基片3共用I/O口，其它信号如片选信号、读写信号等均为独立信号，对B个基片3的访问可以独立进行。参见图4，每一个基片3内部实际上封装了两片子基片4，两片子基片4共用所有对外管脚，仅通过BLOCKADDRESS(块地址)的最高位进行区分子基片4，因此每一个FLASH芯片2的内部实际封装有2B个子基片4。子基片4的内部组织结构如图5所示，一个子基片4内部包含4096块(block)，每块包含64页(page)，每页大小为2K字节，对FLAS本文档来自技高网...

【技术保护点】
1.一种星载固态存储器，其特征在于，包括FPGA(1)和A个FLASH芯片(2)，所述FPGA(1)用于对FLASH芯片(2)进行读写操作和擦除操作，A个FLASH芯片(2)为并行级联；/n每一个FLASH芯片(2)内部封装有B个并联的基片(3)，B个并联的基片(3)共用一个I/O口；每一个基片(3)内部封装有两个并联的子基片(4)，两个子基片(4)共用一个对外管脚。/n

【技术特征摘要】
1.一种星载固态存储器，其特征在于，包括FPGA(1)和A个FLASH芯片(2)，所述FPGA(1)用于对FLASH芯片(2)进行读写操作和擦除操作，A个FLASH芯片(2)为并行级联；
每一个FLASH芯片(2)内部封装有B个并联的基片(3)，B个并联的基片(3)共用一个I/O口；每一个基片(3)内部封装有两个并联的子基片(4)，两个子基片(4)共用一个对外管脚。


2.根据权利要求1所述的一种星载固态存储器，其特征在于，一个基片(3)中通过块地址区分两个子基片(4)。


3.根据权利要求1所述的一种星载固态存储器，其特征在于，每一个子基片(4)中包含4096个块，每一块中包含64页。


4.根据权利要求1所述的一种星载固态存储器，其特征在于，B个并联的基片(3)中，每一个基片(3)具有独立的片选信号和读写信号。


5.一种基于权利要求1所述星载固态存储器的边记边擦的数据处理方法，其特征在于，包括以下步骤：
步骤1，FPGA(1)同时对每一个FLASH芯片(2)的第1个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第1+M个子基片(4)进行擦除操作；
步骤2，FPGA(1)同时对每一个FLASH芯片(2)的第2个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第2+M个子基片(4)进行擦除操作；
步骤3，FPGA(1)对每一个FLASH芯片(2)的第N个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第N+M个子基片(4)进行擦除操作，当N+M大于2B时，擦除的为第N+M-2B个子基片(4)；其中...

【专利技术属性】
技术研发人员：邵明强，郭伟，王丽丽，王琳，吴鹏超，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西;61