具有调零功能的光纤陀螺模拟量角速度输出电路制造技术

本发明专利技术公开了一种具有调零功能的光纤陀螺模拟量角速度输出电路，由ＦＰＧＡ逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行Ｄ／Ａ转换器、第二串行Ｄ／Ａ转换器、串行Ａ／Ｄ转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；本发明专利技术光纤陀螺模拟量角速度输出电路中第一串行Ｄ／Ａ转换器的输出电压Ｖ↓［１－１］＝Ｖ↓［０］×Ｖ↓［１－２］／２↑［Ｎ］，ＦＰＧＡ逻辑处理器输出调零数据的十进制数值Ｖ↓［２－２］＝Ｖ↓［２－１］／Ｖ↓［０］×２↑［Ｎ］。本发明专利技术光纤陀螺的角速度以具有极性的电压量形式输出，其极性与陀螺旋转方向对应；在运行状态任意时刻均可以调零，调零时间和次数不受限制。

【技术实现步骤摘要】

本专利技术涉及一种具有调零功能的模拟量输出电路，具体地说，是指一种适用于光纤陀螺的具有调零功能的模拟量角速度输出电路，本专利技术是以电压量的形式表示光纤陀螺的角速度。
技术介绍
现有的光纤陀螺的角速度大多数以补码形式的数字量A或者是脉冲B的方式输出，其中A表示单位时间内的平均角速度，B表示在单位时间内对角速度积分。这两种输出方式处理起来简单方便、无需更多的附加电路，因而受到广大光纤陀螺的设计者和用户的广泛欢迎。但对于有特殊要求的用户(例如用于航天领域的惯导测量系统)仅有数字量A和脉冲B两种输出方式是不足的，为了提高光纤陀螺的可靠性，还需要以模拟电压量或模拟电流量的形式输出光纤陀螺的角速度信息。本专利技术专利申请就是用可调零的具有极性的电压量来表示光纤陀螺的角速度信息，以提高光纤陀螺的可靠性和使用寿命。
技术实现思路
本专利技术的目的是提供一种具有调零功能的光纤陀螺模拟量角速度输出电路，该电路以具有极性的电压方式表示光纤陀螺的旋转角速度，输出电压极性与陀螺的旋转方向对应，便于后续电路的处理。该电路具有调零功能，使得光纤陀螺适用于不同的温度环境而不至于产生较大的偏差。本专利技术是一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器。在本专利技术中，光纤陀螺模拟量角速度输出电路在的运行时可以分为调零阶段和角速度输出阶段。-->所述调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零；所述角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。本专利技术的光纤陀螺模拟量角速度输出电路优点在于：(1)光纤陀螺的角速度以具有极性的电压量形式输出，其极性与陀螺旋转方向对应；(2)在运行状态任意时刻均可以调零，调零时间和次数不受限制；(3)串行DA转换器和串行AD转换器均采用16位数据，使得输出电压量具有比较高的分辨率和调零精度。(4)串行DA转换器的输入和串行AD转换器的输出均与SPI串行总线兼容。附图说明图1是本专利技术光纤陀螺模拟量角速度输出电路的结构框图。图2A是本专利技术信号调理电路的电路原理图。图2B是本专利技术FPGA逻辑处理器的电路原理图。图2C是本专利技术基准电压源的电路原理图。具体实施方式下面将结合附图对本专利技术做进一步的详细说明。-->请参见图1所示，本专利技术是一种具有调零功能的光纤陀螺模拟量角速度输出电路，由FPGA逻辑处理器、基准电压源、以及信号调理电路(信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器)组成。在本专利技术中，光纤陀螺模拟量角速度输出电路在运行时可以分为调零阶段和角速度输出阶段。当在调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零，则调零阶段过程完成。在角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。请参见图2B所示，本专利技术光纤陀螺模拟量角速度输出电路中的FPGA逻辑处理器选取XC2V1000芯片，其硬件端子的联接为：FPGA逻辑处理器U2的R2端、R15端、T1端、T16端、L6端、L11端、P3端、P14端、F11端、F6端、C14端、C3端、A1端、A16端、B2端、B15端接模拟地；N4端、M5端、M12端、N13端、D13端、E12端、E5端、D4端接+1.5V电源；H5端、H6端、G6端、R16端、B16端、R1端接+3.3V电源；C1端、D1端、D2端分别与第一串行D/A-->转换器D1的6端、5端、4端联接；E1端、F2端、F1端分别与第二串行D/A转换器D2的6端、5端、4端联接；G2端、H4端、H3端、H2端、H1端分别与串行A/D转换器D3的11端、12端、16端、13端、17端联接。请参见图2C所示，在本专利技术中基准电压源选取AD580TH芯片，其硬件端子的联接为：基准电压源U1的1端接+5V电源输入，2端为+2.5V参考电压输出端，3端接模拟地，电容C2的正极与1端联接，电容C2的负极与3端联接，电容C1与电容C2并联。请参见图2A所示，信号调理电路中第一串行D/A转换器和第二串行D/A转换器选取相同的DAC8830芯片，第一运算放大器、第二运算放大器、第三运算放大器和电压跟随器选取相同的AD8065芯片，串行A/D转换器选取MAX1135芯片。信号调理电路中硬件端子的联接为：第一串行D/A转换器D1的输出电压本文档来自技高网...

【技术保护点】
一种具有调零功能的光纤陀螺模拟量角速度输出电路，其特征在于：由ＦＰＧＡ逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行Ｄ／Ａ转换器、第二串行Ｄ／Ａ转换器、串行Ａ／Ｄ转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；所述调零阶段：（一）ＦＰＧＡ逻辑处理器向第一串行Ｄ／Ａ转换器发送零角速度值、串行时钟信号和片选信号；（二）ＦＰＧＡ逻辑处理器向第二串行Ｄ／Ａ转换器发送调零数据、串行时钟信号和片选信号；（三）ＦＰＧＡ逻辑处理器向串行Ａ／Ｄ转换器发送控制命令字、串行时钟信号和片选信号；（四）ＦＰＧＡ逻辑处理器接收由串行Ａ／Ｄ转换器处理后的调零数字修正量Ｖ↓［５］；所述调零数字修正量Ｖ↓［５］在ＦＰＧＡ逻辑处理器片内与向第二串行Ｄ／Ａ转换器发送的调零数据做减法处理，最终使修正量Ｖ↓［５］为零；所述角速度输出阶段：（一）ＦＰＧＡ逻辑处理器不向第二串行Ｄ／Ａ转换器发送调零数据、串行时钟信号和片选信号；（二）ＦＰＧＡ逻辑处理器不向串行Ａ／Ｄ转换器发送控制命令字、串行时钟信号和片选信号；（三）第二运算放大器保持调零电压Ｖ↓［３］不变；（四）ＦＰＧＡ逻辑处理器向第一串行Ｄ／Ａ转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；（五）所述数字量角速度经第一串行Ｄ／Ａ转换器、第一运算放大器处理后输出角速度电压量Ｖ↓［２］；（六）第三运算放大器对接收的调零电压Ｖ↓［３］、角速度电压量Ｖ↓［２］、以及基准电压源提供的偏置电压Ｖ↓［１］进行比例放大后输出模拟角速度电压值Ｖ↓［４］；（七）所述模拟角速度电压值Ｖ↓［４］经串行Ａ／Ｄ转换器处理后输出调零数字修正量Ｖ↓［５］给ＦＰＧＡ逻辑处理器；（八）所述模拟角速度电压值Ｖ↓［４］经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。...

【技术特征摘要】
1.一种具有调零功能的光纤陀螺模拟量角速度输出电路，其特征在于：由FPGA逻辑处理器、基准电压源、以及信号调理电路组成，所述信号调理电路包括有第一串行D/A转换器、第二串行D/A转换器、串行A/D转换器、第一运算放大器、第二运算放大器、第三运算放大器、电压跟随器；所述光纤陀螺模拟量角速度输出电路在运行时有调零阶段和角速度输出阶段；所述调零阶段：(一)FPGA逻辑处理器向第一串行D/A转换器发送零角速度值、串行时钟信号和片选信号；(二)FPGA逻辑处理器向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(三)FPGA逻辑处理器向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(四)FPGA逻辑处理器接收由串行A/D转换器处理后的调零数字修正量V5；所述调零数字修正量V5在FPGA逻辑处理器片内与向第二串行D/A转换器发送的调零数据做减法处理，最终使修正量V5为零；所述角速度输出阶段：(一)FPGA逻辑处理器不向第二串行D/A转换器发送调零数据、串行时钟信号和片选信号；(二)FPGA逻辑处理器不向串行A/D转换器发送控制命令字、串行时钟信号和片选信号；(三)第二运算放大器保持调零电压V3不变；(四)FPGA逻辑处理器向第一串行D/A转换器发送光纤陀螺旋转的数字量角速度、串行时钟信号和片选信号；(五)所述数字量角速度经第一串行D/A转换器、第一运算放大器处理后输出角速度电压量V2；(六)第三运算放大器对接收的调零电压V3、角速度电压量V2、以及基准电压源提供的偏置电压V1进行比例放大后输出模拟角速度电压值V4；(七)所述模拟角速度电压值V4经串行A/D转换器处理后输出调零数字修正量V5给FPGA逻辑处理器；(八)所述模拟角速度电压值V4经电压跟随器隔离处理后输出给航天器上的惯性测量单元的解算电路。2.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于：FPGA逻辑处理器选取XC2V1000芯片，第一串行D/A转换器和第二串行D/A转换器选取相同的DAC8830芯片，第一运算放大器、第二运算放大器、第三运算放大器和电压跟随器选取相同的AD8065芯片，串行A/D转换器选取MAX1135芯片。3.根据权利要求1所述的光纤陀螺模拟量角速度输出电路，其特征在于硬件电路的联接为：FPGA逻辑处理器U2的R2端、R15端、T1端、T16端、L6端、L11端、P3端、P14端、F11端、F6端、C14端、C3端、A1端、A16端、B2端、B15端接模拟地；N4端、M5端、M12端、N13端、D13端、E12端、E5端、D4端接+1.5V电源；H5端、H6端、G6端、R16端、B16端、R1端接+3.3V电源；C1端、D1端、D2端分别与第一串行D/A转换器D1的6端、5端、4端联接；E1端、F2端、F1端分别与第二串行D/A转换器D2的6端、5端、4端联接；G2端、H4端、H3端、H2端、H1端分别与串行A/D转换器D3的11端、12端、16端、13端、17端联接；基准电压源U1的1端接...

【专利技术属性】
技术研发人员：张忠钢，宋凝芳，李安琪，袁锐，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：11[中国|北京]