【技术实现步骤摘要】
一种基于FPGA的多通道计算加速设备
本专利技术涉及网络通信技术、硬件加速
,专用于多台应用服务器运算加速的一种基于FPGA的多通道计算加速设备。技术背景随着大数据、人工智能等技术的发展,传统的以CPU为核心的计算设备已经不足以应对大数据量、高复杂度、低延时等计算要求。因此,市面上产生了许多以GPU为核心的显卡,或是以专用硬件芯片为核心的加速板卡设备。这些设备能够协助服务器完成复杂数据的计算工作,并且其内部结构比起CPU来说,能够更好的应对复杂计算,从而提高了计算效率,降低了计算延时且分担了服务器压力,极大地释放了服务器资源。然而,在现有的硬件加速设备中仍存在一些不足,尤其是资源利用率方面的问题。当前的GPU显卡以及加速板卡等硬件加速设备大多只能安装在一台服务器上,专为这一台服务器提供硬件加速服务。在这种情况下,若此台服务器暂时处于空闲状态,没有数据计算的需求,那么硬件加速设备的利用率便大大降低,徒增了功耗且降低了使用效率。
技术实现思路
本专利技术的目的是为了解决边缘计算、人工智能、深度学习等应用中,硬件加速中传统的硬件加速设备(如硬件加速板卡或硬件加速棒)只能专用于一台服务器,使得计算资源只能被这一台服务器所使用的问题而提供的一种基于FPGA的多通道计算加速设备,该设备可以同时接收来自多台服务器的数据,通过资源调度机制,为这些数据安排了计算顺序,从而可以使本专利技术的硬件运算加速资源被多台服务器共享,提高了资源利用率。实现本专利技术的具体技术方案是:一种基于F ...
【技术保护点】
1.一种基于FPGA的多通道计算加速设备,其特征在于,该设备包括万兆以太网接口模块、FPGA模块、三速以太网接口模块、DDR4存储芯片、电源模块及时钟模块,所述万兆以太网接口模块与FPGA模块及电源模块相连,用于接收服务器的原始运算数据及发送数据运算结果;/n所述FPGA模块与万兆以太网接口模块、三速以太网接口模块、DDR4存储芯片、电源模块及时钟模块相连,接收来自万兆以太网接口模块的原始运算数据,通过仲裁调度算法,为原始运算数据安排计算顺序,对原始数据进行硬件加速运算,并将运算结果封装为网络数据包,发送至万兆以太网接口模块;所述FPGA模块还产生工作状态数据包,工作状态数据包包括:FPGA运算资源使用量、DDR4存储资源使用量及各万兆以太网端口的流量统计;/n所述三速以太网接口模块与FPGA模块、电源模块及时钟模块相连,用于发送FPGA模块产生的工作状态数据包;/n所述DDR4存储芯片与FPGA模块、电源模块及时钟模块相连,用于存储来自数台服务器的原始运算数据;/n所述电源模块与FPGA模块、三速以太网接口模块、DDR4存储芯片及时钟模块相连,用于为各模块供电;/n所述时钟模块与FP ...
【技术特征摘要】
1.一种基于FPGA的多通道计算加速设备,其特征在于,该设备包括万兆以太网接口模块、FPGA模块、三速以太网接口模块、DDR4存储芯片、电源模块及时钟模块,所述万兆以太网接口模块与FPGA模块及电源模块相连,用于接收服务器的原始运算数据及发送数据运算结果;
所述FPGA模块与万兆以太网接口模块、三速以太网接口模块、DDR4存储芯片、电源模块及时钟模块相连,接收来自万兆以太网接口模块的原始运算数据,通过仲裁调度算法,为原始运算数据安排计算顺序,对原始数据进行硬件加速运算,并将运算结果封装为网络数据包,发送至万兆以太网接口模块;所述FPGA模块还产生工作状态数据包,工作状态数据包包括:FPGA运算资源使用量、DDR4存储资源使用量及各万兆以太网端口的流量统计;
所述三速以太网接口模块与FPGA模块、电源模块及时钟模块相连,用于发送FPGA模块产生的工作状态数据包;
所述DDR4存储芯片与FPGA模块、电源模块及时钟模块相连,用于存储来自数台服务器的原始运算数据;
所述电源模块与FPGA模块、三速以太网接口模块、DDR4存储芯片及时钟模块相连,用于为各模块供电;
所述时钟模块与FPGA模块、三速以太网接口模块及DDR4存储芯片相连用于向各模块提供参考时钟。
2.根据权利要求1所述的多通道计算加速设备,其特征在于,所述万兆以太网接口模块与数台服务器进行数据通信,包括数个万兆通信端口,每一个万兆通信端口包括一个SFP+万兆光模块接口及一个光模块配置电路。
3.根据权利要求1所述的多通道计算加速设备,其特征在于:所述FPGA模块包括光口数据收发模块、仲裁调度模块、运算加速模块、DDR4控制模块、后处理模块及监控模块;
所述光口数据收发模块与万兆以太网接口模块、仲裁调度模块、后处理模块及监控模块相连,用于...
【专利技术属性】
技术研发人员:诸俊辉,刘一清,李俊伟,
申请(专利权)人:华东师范大学,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。