一种高速开关通道ESD的保护结构制造技术

本发明专利技术公开了一种高速开关通道ESD的保护结构，包括电晶体、第一二极管、第二二极管及ESD管DX电路。电晶体的第一端连接输入端。第一二极管的阳极连接电晶体的体区，第一二极管的阴极连电晶体的第一端和输入端。第二二极管的阳极连接电晶体的体区和第一二极管的阳极，第二二极管的阴极连接电晶体的第二端及输出端。其中，当输入端的管脚或输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经ESD管DX电路的第一电流模式或第二电流模式。

【技术实现步骤摘要】
一种高速开关通道ESD的保护结构
本专利技术涉及于半导体集成电路器件领域，尤其涉及一种高速开关通道ESD的保护结构。
技术介绍
高速开关集成电路(IC)是在移动便携式设备中广泛用到的一类集成电路，例如移动产业处理器接口(MIPI)开关、USB2.0、USB3.0开关等等，高速开关IC的高速通道上看到的任何对地寄生电容都会对通过该通道的信号产生衰减，降低可通过信号的带宽，所以需要尽量降低高速开关通道上的所有对地寄生电容。由于高速开关通道上直接连接的主要就是MOS开关，输入和输出的ESD保护结构，那这些对地寄生电容就主要包括有MOS开关本身的对地寄生电容，两端管脚上ESD保护结构的对地寄生电容以及压焊盘(PAD)和通道金属的对衬底地的寄生电容。图1为典型的现有技术的一路高速开关示意图，以典型的ESDdiode方案为例：输入和输出各有对电源的一个ESDdiode和对地一个ESDdiode,电源到地有ESD钳位管保护，图1中ESD二极管1为输入端对电源正偏连接，ESD二极管2为输入端对地反偏连接，ESD二极管3为输出端对电源正偏连接，ESD二极管4为输出端对地反偏连接的，MOS开关5为设置于高速通道上，其栅极由框图内的保护结构进行开关控制，其体区接在体区偏置电路上。在正常工作状态下，输入或者输出端口电压在地和电源之间，两个ESDdiode均为反偏关闭状态。本专利主要涉及到降低输入输出两端管脚对地的ESD保护结构中对地寄生电容的问题。目前高速开关通道的ESD保护方案通常都是二极管保护方案，因为二极管正偏时压降低，泄放ESD能力非常强，使用很小的结面积就可以达到满足要求的ESD泄放能力，而降低结面积即降低寄生二极管电容，例如，同等ESD泄放能力的二极管寄生电容只有最常用的ESD保护器件GGNMOS的大约1/5。另外由于ESD防护需要正反双向都可以泄放，所有通常在输入(Input)管脚或输出(Output)管脚会放置正偏和反偏两个二极管，连接关系为从输入或输出看过去，正偏二极管到电源，反偏二极管到地，或者另一种方案是，输入或输出看过去，正偏ESD二极管串接GGNMOS到地,而反偏二极管的阳极会直接接到地，正常工作状态下，此正偏串入的二极管阴极与GGNMOS之间的节点的会被偏置到一个高电位，所以正常工作时，高速通道与该中间节点之间的ESD二极管仍然处于反偏状态，以防止正常工作漏电以及降低寄生电容。无论是上面哪一种现有方案，输入或输出的高速通道上，最少都会直接连接两个逆向ESD二极管，就是看到两个ESD二极管的电容。综上所述，发展一种解决上述公知技术所遭遇的问题和缺陷的保护结构成为必须。
技术实现思路
鉴于上述问题，在此本申请提出一种高速开关通道ESD的保护结构。本专利技术提出一种高速开关通道ESD的保护结构，所述保护结构包括：电晶体，包括第一端、体区及第二端，所述第一端连接输入端；第一二极管，所述第一二极管的阳极连接所述电晶体的体区，所述第一二极管的阴极连所述电晶体的第一端和所述输入端；第二二极管，所述第二二极管的阳极连接所述电晶体的体区和所述所述第一二极管的阳极，所述第二二极管的阴极连接所述电晶体的第二端及输出端；ESD管DX电路，所述ESD管DX电路的第一端连接地，所述ESD管DX电路的第二端连接所述第一二极管的阳极、所述电晶体的体区和所述第二二极管的阳极，其中，当所述输入端的管脚或所述输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经所述ESD管DX电路、所述电晶体的第一端、体区、所述第一二极管的第一电流模式或流经所述ESD管DX电路、所述电晶体的第二端、体区、所述第二二极管的第二电流模式。本专利技术的技术方案具有以下有益效果：本专利技术公开一种高速开关通道ESD的保护结构。目前高速开关通道的ESD保护方案通常都是ESD二极管保护方案，在高速开关的输入端和输出端的管脚通道结点上，可以在正偏位置及逆偏位置各看到两个ESD二极管,本专利采用利用MOS开关(视为电晶体)固有的体区和源极以及体区和漏极的寄生二极管，在体区加入ESD管DX电路，使得高速通道上输入结点和输出结点只需要直接连接一个ESD二极管即可以实现双向保护。由于高速开关要求尽量减小对地寄生电容，以减少高速信号衰减，提高信号带宽，所以本专利方案的有益效果是在输入端和输出端均减少近一半的ESD寄生电容，而由于ESD电容也是影响高速开关带宽的主要因素之一，所以本专利方案可以大大减少ESD部分的寄生电容，从而有效提升通道的信号带宽。而且不增加工艺和电路难度。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术实施例的某些实施例，因此不应被看作是对本专利技术实施例范围的限定。图1为典型的现有技术的一路高速开关示意图；图2依照本专利技术实施例的一种高速开关通道ESD的保护结构示意图；图3依照本专利技术实施例的ESD管DX电路示意图。具体实施方式下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术实施例一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本专利技术实施例的详细描述并非旨在限制要求保护的本专利技术实施例的范围，而是仅仅表示本专利技术实施例的选定实施例。基于本专利技术实施例的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术实施例保护的范围。下面结合具体的实施例对本专利技术实施例进行详细说明。请参照图2，图2依照本专利技术实施例的一种高速开关通道ESD的保护结构示意图。按照附图2所示，保护结构100包含电晶体5、第一二极管6、第二二极管7及ESD管DX电路8。电晶体5包括第一端、体区及第二端。电晶体5的第一端连接输入端IN。第一二极管6的阳极连接电晶体5的体区，第一二极管6的阴极连电晶体5的第一端和输入端IN。第二二极管7的阳极连接电晶体5的体区和第一二极管6的阳极，第二二极管7的阴极连接电晶体5的第二端及输出端OUT。ESD管DX电路8的第一端连接地，ESD管DX电路8的第二端连接第一二极管6的阳极、电晶体5的体区和第二二极管7的阳极。例如，本申请所述的连接可以视为电性连接或耦接。其中，开关保护结构、开关管体区偏置电路及第四二极管3为本领域技术员可得知，在此不再赘述。第三二极管1的阳极连接第一二极管6的阴极、输入端IN及电晶体5的第一端。第四二极管3连接第二二极管7的阴极、输出端OUT及电晶体5的第二端。电源连接第三二极管1的阴极及第四二极管3的阴极。电源到地ESD钳位电路的第一端连接第三二极管1的阴极、第四二极管3的阴极及电源。在一实施例，当输入端IN的管脚或输出端OUT的管脚对地的发生负向ESD模式时，电流路径为由地从流经ESD管DX电路8、电晶体5的第一端、体区、第一二极管6的第一电流模式或流经从ESD管DX电路8、电晶体5的第二端、体区、第二二极管7的第二电流模式。与图1本文档来自技高网...

【技术保护点】
1.一种高速开关通道ESD的保护结构，其特征在于，所述保护结构包括：/n电晶体，包括第一端、体区及第二端，所述第一端连接输入端；/n第一二极管，所述第一二极管的阳极连接所述电晶体的体区，所述第一二极管的阴极连所述电晶体的第一端和所述输入端；/n第二二极管，所述第二二极管的阳极连接所述电晶体的体区和所述所述第一二极管的阳极，所述第二二极管的阴极连接所述电晶体的第二端及输出端；/nESD管DX电路，所述ESD管DX电路的第一端连接地，所述ESD管DX电路的第二端连接所述第一二极管的阳极、所述电晶体的体区和所述第二二极管的阳极，其中，当所述输入端的管脚或所述输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经所述ESD管DX电路、所述电晶体的第一端、体区、所述第一二极管的第一电流模式或流经所述ESD管DX电路、所述电晶体的第二端、体区、所述第二二极管的第二电流模式。/n

【技术特征摘要】
1.一种高速开关通道ESD的保护结构，其特征在于，所述保护结构包括：
电晶体，包括第一端、体区及第二端，所述第一端连接输入端；
第一二极管，所述第一二极管的阳极连接所述电晶体的体区，所述第一二极管的阴极连所述电晶体的第一端和所述输入端；
第二二极管，所述第二二极管的阳极连接所述电晶体的体区和所述所述第一二极管的阳极，所述第二二极管的阴极连接所述电晶体的第二端及输出端；
ESD管DX电路，所述ESD管DX电路的第一端连接地，所述ESD管DX电路的第二端连接所述第一二极管的阳极、所述电晶体的体区和所述第二二极管的阳极，其中，当所述输入端的管脚或所述输出端的管脚对地的发生负向ESD模式时，电流路径为由地流经所述ESD管DX电路、所述电晶体的第一端、体区、所述第一二极管的第一电流模式或流经所述ESD管DX电路、所述电晶体的第二端、体区、所述第二二极管的第二电流模式。

...

【专利技术属性】
技术研发人员：吕宇强，
申请(专利权)人：帝奥微电子有限公司，
类型：发明
国别省市：江苏;32