内埋元件封装结构及其制造方法技术

一种内埋元件封装结构及其制造方法。内埋元件封装结构包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱，该多个导电柱自介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，第一厚度不等于第二厚度。

【技术实现步骤摘要】
内埋元件封装结构及其制造方法
本专利技术是有关于一种元件封装结构及其制造方法，且特别是有关于一种内埋元件封装结构及其制造方法。
技术介绍
在系统级封装结构中，将半导体芯片埋入封装基板中的内埋元件技术(SemiconductorEmbeddedinSUBstrate，简称SESUB)，因为具有降低封装基板产品受到噪声干扰及产品尺寸减小的优点，近年来已成为本领域制造商的研发重点。为了提高生产的良率，内埋元件必须固定在线路基板的介电结构内，以利于后续制作的图案化导电层能与内埋元件电性连接。然而，当内埋元件因翘曲而变形，位于翘曲表面上的电性接垫将无法在同一高度上，因而增加后续导电通孔制程的难度及降低制程的良率。
技术实现思路
本专利技术是有关于一种内埋元件封装结构及其制造方法，可避免喷砂制程对内埋元件产生的伤害，并可提高内埋元件封装制程的良率。根据本专利技术的一方面，提出一种内埋元件封装结构，其包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱，该多个导电柱自介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，第一厚度不等于第二厚度。根据本专利技术的一方面，提出一种内埋元件封装结构，其包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱，该多个导电柱各自具有一中心线，该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角，第一倾斜角不等于第二倾斜角。根据本专利技术的一方面，提出一种内埋元件封装结构的制造方法，包括下列步骤。提供一半导体芯片于一载体上，半导体芯片设有多个导电柱，半导体芯片具有一翘曲量使该多个导电柱位于不同高度。提供一介电结构于载体上，介电结构覆盖半导体芯片及该多个导电柱。移除部分介电结构及该多个导电柱的一部分。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1A及图1B绘示对内埋元件封装结构进行喷砂制程的局部示意图。图2绘示依照本专利技术一实施例的内埋元件封装结构的局部剖面示意图，其中内埋元件具有一翘曲量。图3A至3E绘示依照本专利技术一实施例的内埋元件封装结构的制造方法的流程图。图4A至4E绘示依照本专利技术另一实施例的内埋元件封装结构的制造方法的流程图。图5A至5F绘示依照本专利技术另一实施例的内埋元件封装结构的制造方法的流程图。图6A至6F绘示依照本专利技术另一实施例的内埋元件封装结构的制造方法的流程图。图7A至7K绘示依照本专利技术另一实施例的内埋元件封装结构的制造方法的流程图。图中元件标号说明：100、110：内埋元件封装结构101：载体102：介电材料104：下导电层104a：第二焊垫105：盲孔106：导电盲孔108：第二焊罩层111：元件112：电性接垫113a：重布线层113b：绝缘层114：导电柱114a、116a：上表面115：导电层115a：种子层115b：电镀铜层116：介电结构116b：盲孔117、118b：导电盲孔118：介电层118a：盲孔119：上导电层119a：第一焊垫120：第一焊罩层ΔH：翘曲量A、B：盲孔区域C1-C3：中心线D1：最小孔径D2：最小尺寸D3：最小尺寸H1：厚度T1：第一厚度T2：第二厚度T：原始厚度S1：第一侧边S2：第二侧边V：垂直线θ1：第一倾斜角θ2：第二倾斜角θ3：第三倾斜角具体实施方式以下提出实施例进行详细说明，实施例仅用以作为范例说明，并非用以限缩本专利技术欲保护的范围。以下是以相同/类似的符号表示相同/类似的元件做说明。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考所附附图的方向。因此，使用的方向用语是用来说明并非用来限制本专利技术。请参照图1A及图1B，其绘示对内埋元件封装结构100进行喷砂制程的局部示意图。首先，提供一元件111，并将元件111内埋于一介电结构116中。内埋元件111的上表面例如设有多个电性接垫112。介电结构116的材料例如为树脂，此树脂可加热固化而将元件111固定于介电结构116中。然而，当内埋元件111的翘曲量ΔH大于15微米时，由于翘曲表面上的各电性接垫112与介电结构116的上表面的距离各自不同，即各电性接垫112不在同一平面上，将不利于进行喷砂制程以形成盲孔。如图1B所示，一部分盲孔区域A过度喷砂而造成内埋元件111受损，另一部分盲孔区域B因喷砂量不足而未形成足够深度的盲孔。因此，如何在内埋元件111出现翘曲或倾斜现象(例如翘曲量大于10微米)时，仍能进行后续的内埋元件封装制程，实为亟待解决的重要的课题。此外，目前喷砂制程形成的盲孔的最小孔径D1无法小于40微米，因此位于盲孔下方的电性接垫112的最小尺寸D2也无法小于60微米，因而无法缩小电性接垫112之间的间距。依照本专利技术的一实施例，提出一种内埋元件封装结构，不需借由喷砂制程来形成盲孔，因而可避免因内埋元件(例如半导体芯片)翘曲而产生的后续盲孔深度过深或不足的问题。请参照图2，内埋元件封装结构110包括一元件111以及一介电结构116。元件111内埋于介电结构116中并设有多个导电柱114，这些导电柱114自介电结构116的一上表面露出且分别具有一第一厚度T1及一第二厚度T2，第一厚度T1不等于第二厚度T2。在一实施例中，第一厚度T1可大于第二厚度T2。在另一实施例中，第一厚度T1可小于第二厚度T2。在一实施例中，第一厚度T1与第二厚度T2的差值用以补偿因元件111翘曲而产生的高度差(ΔH)，也就是说，第一厚度T1与第二厚度T2的差值实质上等于元件111最高处与最低处之间的高度差(ΔH)，如图2所示。在一实施例中，第一厚度T1与第二厚度T2相差至少10微米，例如10-25微米左右。同样，元件111的翘曲量ΔH例如介于10-25微米之间。此外，导电柱114的原始厚度(以T表示于图3A中)可设定为元件翘曲量ΔH与导电柱114研磨后的最小厚度的总和，例如当元件翘曲量为20微米时，导电柱114的原始厚度T可设定为28微米。在一实施例中，导电柱114研磨后的最小厚度至少大于3微米，即第一厚度T1及第二厚度T2至少大于3微米，以避免研磨到元件表面而损伤元件111。另外，为了进一步考量研磨制程的误差值(例如±5微米)，导电柱114的最终厚度应大于或等于研磨制程的误差值与导电柱114研磨后的最小厚度的总和，即第一厚度T1及第二厚度T2至少大于或等于8微米。请参照图2，导电柱114具有一第一侧边S1以及一第二侧边S2，其中第一侧边S1的长度不等于第二侧边S2的长度。也就是说，受到元件111翘曲或倾斜的影本文档来自技高网...

【技术保护点】
1.一种内埋元件封装结构，包括：/n一介电结构；以及/n一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱自该介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，该第一厚度不等于该第二厚度。/n

【技术特征摘要】
20190429 US 16/397,5391.一种内埋元件封装结构，包括：
一介电结构；以及
一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱自该介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，该第一厚度不等于该第二厚度。


2.如权利要求1所述的封装结构，其特征在于，该元件具有一翘曲量介于10至25微米之间。


3.如权利要求1所述的封装结构，其特征在于，该元件设有一重布线层以及一绝缘层，该重布线层设置于该绝缘层上，且该重布线层具有多个电性接垫，该多个导电柱设置于该多个电性接垫上。


4.如权利要求1所述的封装结构，其特征在于，该第一厚度与该第二厚度相差至少10微米。


5.如权利要求1所述的封装结构，其特征在于，该第一厚度及该第二厚度至少大于3微米。


6.如权利要求1所述的封装结构，其特征在于，该多个导电柱的上表面切齐该介电结构的该上表面，且该多个导电柱的下表面位于不同高度的水平上。


7.如权利要求1所述的封装结构，其特征在于，该多个导电柱具有一第一侧边以及一第二侧边，该第一侧边的长度不等于该第二侧边的长度。


8.如权利要求1所述的封装结构，更包括一导电层，覆盖该介电结构，并与该多个导电柱电性连接。


9.如权利要求1所述的封装结构，其特征在于，该多个导电柱各自具有一中心线，该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角，该第一倾斜角不等于该第二倾斜角。


10.一种内埋元件封装结构，包括：
一介电结构；以及
一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱各自具有一中心线，该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角，该第一倾斜角不等于该第二倾斜角。


11.如权利要求10所述的封装结构，其特征在于，...

【专利技术属性】
技术研发人员：廖玉茹，陈建泛，王建皓，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71