一种数据信息的读写方法、装置、设备及存储介质制造方法及图纸

本申请公开了一种数据信息的读写方法、装置、设备及介质，方法包括：当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与写指令对应的待写入数据信息写入缓存空间；当接收到读指令时，根据地址匹配信息从缓存空间中查找出与读指令对应的数据信息并进行反馈。本方法是在写入待写入数据信息时，先更新预先设置的缓存空间的地址匹配信息，将与写指令对应的数据信息写入缓存空间；当需要读取数据时，可以优先从缓存空间中查找出对应的数据信息进行反馈，避免了从Flash存储器的NAND闪存阵列中读取数据信息的繁琐过程，通过缩短更新缓存空间中的数据信息的延时，从而缩短了读取数据信息的延迟，提高了读取数据信息的效率。

【技术实现步骤摘要】
一种数据信息的读写方法、装置、设备及存储介质
本专利技术涉及数据读写领域，特别涉及一种数据信息的读写方法、装置、设备及计算机可读存储介质。
技术介绍
Flash存储器是一种非易失性存储器，在断电的情况下仍能保持所存储的数据信息。Flash存储器包括NAND-flash存储器和NOR-flash存储器；其中，NAND-flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用。NAND-Flash存储器通常由三部分组成：接口控制器、闪存转换层(FTL，FlashTranslationLayer)以及NAND闪存阵列。但是，在实际应用中，需要经常重复对同一片地址进行读操作，如果每一次读操作都需要从NAND闪存阵列中读取数据，将使得读效率非常低。现有技术中，通过预先从NAND闪存阵列中筛选出数据信息至预设缓存空间中，当需要读取数据信息时，便可以优先从缓存空间中查找读取对应的数据信息，以提高读取数据信息的效率。但是，现有技术中是在将数据信息写入至NAND闪存阵列中之后，再筛选出数据信息存储至预设的缓存空间中，即现有技术在将数据信息存储至缓存空间中的过程存在延时，而若在延时期间有新的读指令时，仍需要从NAND闪存阵列中读取对应的数据信息，仍将导致读取数据信息的效率低。因此，如何降低Flash存储器读取数据信息的延时，提高Flash存储器读取数据信息的效率，是本领域技术人员目前需要解决的技术问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种数据信息的读写方法，能够降低Flash存储器读取数据信息的延时，提高Flash存储器读取数据信息的效率；本专利技术的另一目的是提供一种数据信息的读写装置、设备及计算机可读存储介质，均具有上述有益效果。为解决上述技术问题，本专利技术提供一种数据信息的读写方法，包括：当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间；当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈。优选地，所述当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间的过程，具体包括：若所述缓存空间中没有空闲地址，当接收到所述写指令时，按照预设规则确定出所述缓存空间中的待替换地址；根据所述待替换地址和与所述写指令对应的待写入数据信息更新预先设置的所述缓存空间的所述地址匹配信息；利用所述待写入数据信息替换所述待替换地址中的数据信息。优选地，进一步包括：按照预设时间周期将所述缓存空间中的增量信息同步至Flash存储器的NAND闪存阵列。优选地，进一步包括：根据最近最少使用算法更新所述缓存空间中的数据信息。优选地，在所述当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈之后，进一步包括：当所述缓存空间中不存在与所述读指令对应的数据信息时，通过FTL从所述NAND闪存阵列中获取对应的数据信息，并将所述数据信息同步至所述缓存空间。优选地，所述当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈的过程，具体包括：当接收到所述读指令时，利用内容可寻址存储器根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息；将所述数据信息反馈至用户端。优选地，进一步包括：计算出所述缓存空间的使用率，并在所述使用率高于预设阈值时发出对应的提示信息。为解决上述技术问题，本专利技术还提供一种数据信息的读写装置，包括：写入模块，用于当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间；读取模块，用于当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈。为解决上述技术问题，本专利技术还提供一种数据信息的读写设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现上述任一种数据信息的读写方法的步骤。为解决上述技术问题，本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一种数据信息的读写方法的步骤。本专利技术提供的一种数据信息的读写方法，是当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与写指令对应的待写入数据信息写入缓存空间；当接收到读指令时，根据地址匹配信息从缓存空间中查找出与读指令对应的数据信息并进行反馈。也就是说，本方法是在写入待写入数据信息时，先更新预先设置的缓存空间的地址匹配信息，并将与写指令对应的数据信息写入缓存空间；当需要读取数据时，则可以优先从缓存空间中查找出对应的数据信息进行反馈，不仅避免了从Flash存储器的NAND闪存阵列中读取数据信息的繁琐过程，而且通过缩短更新缓存空间中的数据信息的延时，从而大大缩短了读取数据信息的延迟，进一步提高了读取数据信息的效率。为解决上述技术问题，本专利技术还提供了一种数据信息的读写装置、设备及计算机可读存储介质，均具有上述有益效果。附图说明为了更清楚地说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种数据信息的读写方法的流程图；图2为本专利技术实施例提供的一种数据信息的读写装置的结构图；图3为本专利技术实施例提供的一种数据信息的读写设备的结构图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例的核心是提供一种数据信息的读写方法，能够降低Flash存储器读取数据信息的延时，提高Flash存储器读取数据信息的效率；本专利技术的另一核心是提供一种数据信息的读写装置、设备及计算机可读存储介质，均具有上述有益效果。为了使本领域技术人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。图1为本专利技术实施例提供的一种数据信息的读写方法的流程图。如图1所示，一种数据信息的读写方法包括：S10：当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与写指令对应的待写入数据信息写入缓存空间；S20：当接收到读指令时，根据地址匹配信息从缓存空间中查找出与读指令对应的数本文档来自技高网...

【技术保护点】
1.一种数据信息的读写方法，其特征在于，包括：/n当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间；/n当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈。/n

【技术特征摘要】
1.一种数据信息的读写方法，其特征在于，包括：
当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间；
当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈。


2.根据权利要求1所述的方法，其特征在于，所述当接收到写指令时，更新预先设置的缓存空间的地址匹配信息，并将与所述写指令对应的待写入数据信息写入所述缓存空间的过程，具体包括：
若所述缓存空间中没有空闲地址，当接收到所述写指令时，按照预设规则确定出所述缓存空间中的待替换地址；
根据所述待替换地址和与所述写指令对应的待写入数据信息更新预先设置的所述缓存空间的所述地址匹配信息；
利用所述待写入数据信息替换所述待替换地址中的数据信息。


3.根据权利要求1所述的方法，其特征在于，进一步包括：
按照预设时间周期将所述缓存空间中的增量信息同步至Flash存储器的NAND闪存阵列。


4.根据权利要求1所述的方法，其特征在于，进一步包括：
根据最近最少使用算法更新所述缓存空间中的数据信息。


5.根据权利要求3所述的方法，其特征在于，在所述当接收到读指令时，根据所述地址匹配信息从所述缓存空间中查找出与所述读指令对应的数据信息并进行反馈之后，进一步包括：
当所述缓存空间中不存在与所述读指令对应的数据信息时，通过FTL从所...

【专利技术属性】
技术研发人员：周玉龙，刘同强，邹晓峰，张贞雷，王贤坤，童元满，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11