合封芯片的检测方法、装置及电子设备制造方法及图纸

本申请提供一种合封芯片的检测方法、装置及电子设备，涉及半导体集成电路技术领域，其中，该方法包括对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态，进而根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。本申请提供的技术方案可以采用功能测试确定合封芯片的打线检测结果，由于功能测试是基于数据传输实现的，因此具有效率高，成本低的特点，可以有效降低合封芯片的检测时间和测试成本。

【技术实现步骤摘要】
合封芯片的检测方法、装置及电子设备
本申请涉及半导体集成电路技术，尤其涉及一种合封芯片的检测方法、装置及电子设备，属于半导体集成电路测试

技术介绍
随着科技的发展，越来越多的产品都朝着智能化的方向发展，促进了芯片市场的发展。早期受制于技术的限制，成品芯片通常是由一个芯片封装而成的，而现在出现了可将多个芯片封装在一起的多芯片合封技术。由于多芯片合封技术具有制造成本低，设计和制造工艺灵活性高，且容易实现等优点而得到了广泛的应用。一个由多芯片合封技术制造的芯片(简称“合封芯片”)中通常包括一个主芯片和至少一个的从芯片，主芯片和从芯片之间通过导线连接(导线的连接工艺也叫打线)，以实现主芯片和从芯片的数据通信。合封芯片在封装后还需要进行测试，通过测试的合封芯片才可以进入市场销售。由于芯片封装后就无法打开，传统的测试方法是通过X光检测的方式检测芯片之间的打线是否正常。但是，合封芯片在量产时数量巨大，通过X光检测会浪费大量时间，并且增加测试成本。
技术实现思路
有鉴于此，本申请提供一种合封芯片的检测方法、装置及电子设备，用于降低合封芯片的检测时间和测试成本。为了实现上述目的，第一方面，本申请实施例提供一种合封芯片的检测方法，包括：对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态；根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。可选的，合封芯片包括一个主芯片和至少一个从芯片，对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态，包括：发送测试指令至主芯片，测试指令用于主芯片读取各从芯片中存储的目标数据；获取主芯片读取到各从芯片的目标数据；对于每个从芯片，若获取的从芯片的目标数据与预设的从芯片对应的测试数据相同，则确定主芯片与从芯片之间的通信正常；对应的，根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果，包括：对于每个从芯片，若主芯片与从芯片之间的通信正常，则确定主芯片与从芯片之间的打线连接正常。可选的，在发送测试指令至主芯片之前，方法还包括：初始化合封芯片。可选的，在对合封芯片进行功能测试之前，方法还包括：对合封芯片进行开断(Open/Short，OS)测试；若OS测试通过，则对合封芯片进行直流(DirectCurrent，DC)参数测试；对应的，对合封芯片进行功能测试，包括：在DC参数测试通过的情况下，对合封芯片进行功能测试。可选的，对合封芯片进行开断OS测试，包括：向合封芯片的输入输出(Input/Output，IO)管脚输入预定的电流；获取合封芯片的IO管脚的电压值；根据电压值确定OS测试的测试结果。可选的，DC参数测试所测试的DC参数包括下列中的至少一项：静态电流、器件输出逻辑高电平时输出电压的最小值、器件输出逻辑低电平时输出电压的最大值和漏电流。第二方面，本申请实施例提供一种合封芯片的检测装置，包括：功能测试模块，用于对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态；确定模块，用于根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。可选的，合封芯片包括一个主芯片和至少一个从芯片，功能测试模块具体用于：发送测试指令至主芯片，测试指令用于主芯片读取各从芯片中存储的目标数据；获取主芯片读取到各从芯片的目标数据；对于每个从芯片，若获取的从芯片的目标数据与预设的从芯片对应的测试数据相同，则确定主芯片与从芯片之间的通信正常；对应的，确定模块具体用于：对于每个从芯片，若主芯片与从芯片之间的通信正常，则确定主芯片与从芯片之间的打线连接正常。可选的，装置还包括：初始化模块，用于初始化合封芯片。可选的，装置还包括：OS测试模块，用于对合封芯片进行开断OS测试；DC参数测试模块，用于若OS测试通过，则对合封芯片进行直流DC参数测试；对应的，功能测试模块具体用于：在DC参数测试通过的情况下，对合封芯片进行功能测试。可选的，OS测试模块具体用于：向合封芯片的输入输出IO管脚输入预定的电流；获取合封芯片的IO管脚的电压值；根据电压值确定OS测试的测试结果。可选的，DC参数测试所测试的DC参数包括下列中的至少一项：静态电流、器件输出逻辑高电平时输出电压的最小值、器件输出逻辑低电平时输出电压的最大值和漏电流。第三方面，本申请实施例提供一种电子设备，包括：存储器和处理器，存储器用于存储计算机程序；处理器用于在调用计算机程序时执行上述第一方面或第一方面的任一实施方式的方法。第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述第一方面或第一方面的任一实施方式的方法。本申请实施例提供的合封芯片的检测方法，可以对合封芯片进行功能测试，确定合封芯片中主芯片与从芯片之间的通信状态，进而根据合封芯片中主芯片与从芯片之间的通信状态，确定合封芯片的打线检测结果。由于功能测试是基于数据传输实现的，因此具有效率高，成本低的特点，可以有效降低合封芯片的检测时间和测试成本。附图说明图1为本申请实施例提供的合封芯片检测系统示意图；图2为本申请实施例提供的合封芯片的检测方法流程示意图；图3为本申请实施例提供的合封芯片的检测装置的结构示意图；图4为本申请实施例提供的电子设备的结构示意图。具体实施方式本申请实施例提供的合封芯片的检测方法可以应用于计算机、笔记本电脑或移动终端等电子设备，本申请实施例对电子设备的具体类型不作任何限制。下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。图1为本申请实施例提供的合封芯片检测系统示意图，如图1所示，合封芯片内部包括一个主芯片和至少一个从芯片，主芯片和从芯片之间通过导线连接，用于主芯片与从芯片相互通信，合封芯片与自动化测试设备(AutomaticTestEquipment，ATE)相连。其中，ATE是一种专门用于测试芯片的设备，包括计算机、支架和测试头，实际应用时，用户可以将待测芯片放置在负载板中，然后将负载板安装在测试头中，这样可以通过负载板将待测芯片的管脚与测试头相连。用户可以根据需求自行设置芯片测试项目和测试程序，由计算机发出控制指令，控制测试头对待测芯片进行测试，最后由测试头返回测试数据，经计算机处理后展示给用户测试结果。图2为本申请实施例提供的合封芯片的检测方法流程示意图，如图2所示，该方法包括如下步骤：S110、对合封芯片进行OS测试。为了避免合封芯片的管脚因缺乏静电防护而出现问题，进而影响后续的测试结果，ATE本文档来自技高网...

【技术保护点】
1.一种合封芯片的检测方法，其特征在于，包括：/n对合封芯片进行功能测试，确定所述合封芯片中主芯片与从芯片之间的通信状态；/n根据所述合封芯片中主芯片与从芯片之间的通信状态，确定所述合封芯片的打线检测结果。/n

【技术特征摘要】
1.一种合封芯片的检测方法，其特征在于，包括：
对合封芯片进行功能测试，确定所述合封芯片中主芯片与从芯片之间的通信状态；
根据所述合封芯片中主芯片与从芯片之间的通信状态，确定所述合封芯片的打线检测结果。


2.根据权利要求1所述的方法，其特征在于，所述合封芯片包括一个主芯片和至少一个从芯片，所述对合封芯片进行功能测试，确定所述合封芯片中主芯片与从芯片之间的通信状态，包括：
发送测试指令至所述主芯片，所述测试指令用于所述主芯片读取各所述从芯片中存储的目标数据；
获取所述主芯片读取到各所述从芯片的目标数据；
对于每个从芯片，若获取的所述从芯片的目标数据与预设的所述从芯片对应的测试数据相同，则确定所述主芯片与从芯片之间的通信正常；
对应的，所述根据所述合封芯片中主芯片与从芯片之间的通信状态，确定所述合封芯片的打线检测结果，包括：
对于每个从芯片，若所述主芯片与所述从芯片之间的通信正常，则确定所述主芯片与所述从芯片之间的打线连接正常。


3.根据权利要求2所述的方法，其特征在于，在所述发送测试指令至所述主芯片之前，所述方法还包括：
初始化所述合封芯片。


4.根据权利要求1-3任一项所述的方法，其特征在于，在所述对合封芯片进行功能测试之前，所述方法还包括：
对所述合封芯片进行开断OS测试；
若所述OS测试通过，则对所述合封芯片进行直流DC参数测试；
对应的，所述对合封芯片进行功能测试，包括：
在所述DC参数测试通过的情况下，对所述合封芯片进行所述功能测试。


5.根据权利要求4所述的方法，其特征在于，所述对所述合封芯片进行OS测试，包括：
向所...

【专利技术属性】
技术研发人员：李旺军，王健，孔晓琳，欧纲，邓海军，李闯，李安平，
申请(专利权)人：深圳米飞泰克科技有限公司，
类型：发明
国别省市：广东;44