一种垂直互连晶圆级封装结构制造技术

本实用新型专利技术公开一种垂直互连晶圆级封装结构，属于集成电路晶圆级封装技术领域。该垂直互连晶圆级封装结构包括裸硅基体及其双面多层再布线的钝化层和金属线路。通过晶圆级双面再布线后，通过划片技术分离成单颗垂直互连通道单元，此垂直互连通道单元可以替代TSV、TMV和TGV等通孔被应用在三维硅基扇出型封装和2.5D转接板，制备方法简单、成本低，适合大规模量产应用。

【技术实现步骤摘要】
一种垂直互连晶圆级封装结构
本技术涉及集成电路晶圆级封装
，特别涉及一种垂直互连晶圆级封装结构。
技术介绍
随着微电子技术的不断发展，用户对系统的小型化、多功能、低功耗、高可靠性的要求越来越高。尤其是近年来便携式手持终端市场需求的井喷，如手提电脑、智能手机和平板电脑等，要求更高的集成度和互连能力。为了满足高密度互连，实现更高的集成度，实现系统的高频高速性能，减小传输延时，三维堆叠封装具有较好的应用前景。三维堆叠中最重要的垂直互连结构有TSV（ThroughSiliconVia，硅通孔）、TMV（ThroughMoldingVia，塑封通孔）和TGV（ThroughGlassVia，玻璃通孔）。其中TSV的深宽比一般可以做到最高，在TSV转接板中，常规的TSV转接板的标准厚度在100微米到300微米之间，TSV孔径可以做到10-100微米。但是，当通孔深度过大，容易导致孔洞的缺陷，从而影响产品的良率以及可靠性，并且深宽比和通孔集成度越高难度、成本都迅速提高。
技术实现思路
本技术的目的在于提供一种垂直互连晶圆级封装结构，以解决目前的封装工艺中容易因通孔深度过大导致孔洞缺陷，从而影响产品良率及可靠性的问题。为解决上述技术问题，本技术提供一种垂直互连晶圆级封装结构，包括：第二裸硅基体，所述第二裸硅基体开有凹槽；垂直互连通道单元，埋在所述凹槽中；所述第二裸硅基体正、背面均制作有n层再布线；所述第二裸硅基体背面通过微凸点焊接有若干个第一异构或异质芯片，正面生长有凸点。可选的，所述凹槽中还埋有第二异构或异质芯片，所述第二异构或异质芯片的焊垫朝外。可选的，所述垂直互连通道单元包括第一裸硅基体，所述第一裸硅基体正、背面均制作有n层再布线。可选的，在裸硅正面和背面进行精细研磨，以形成第一裸硅基体；所述第一裸硅基体的厚度不小于1μm。可选的，所述n层再布线包括钝化层和金属线路层；所述钝化层为无机材料或聚酰亚胺或树脂，所述金属线路层为金属材质的一种或多种；所述无机材料包括SiO2、SiN和SiC；所述金属材质包括Ti、W、Cu、Ni和Au。在本技术中提供了一种垂直互连晶圆级封装结构，该垂直互连晶圆级封装结构包括裸硅基体及其双面多层再布线的钝化层和金属线路。通过晶圆级双面再布线后，通过划片技术分离成单颗垂直互连通道单元，此垂直互连通道单元被应用在三维硅基扇出型封装和2.5D转接板，制备方法简单、成本低，适合大规模量产应用。附图说明图1是基于垂直互连通道单元后的2.5D封装体示意图；图2是垂直互连通道单元的结构示意图；图3是基于垂直互连通道单元后的三维扇出型封装体示意图；图4是对裸硅正面和背面进行精细研磨形成第一裸硅基体的示意图；图5是在第一裸硅基体正背面进行n层再布线的示意图；图6是制作n层再布线后的俯视图；图7是在第二裸硅基体上刻蚀凹槽的示意图；图8是在凹槽中埋入垂直互连通道单元的示意图；图9是在第二裸硅基体正、背面制作n层再布线的示意图；图10是在第二裸硅基体上刻蚀若干个凹槽的示意图；图11是在凹槽中埋入第二异构或异质芯片和垂直互连通道单元的示意图；图12是在第二裸硅基体正、背面制作n层再布线的示意图。具体实施方式以下结合附图和具体实施例对本技术提出的一种垂直互连晶圆级封装结构作进一步详细说明。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。实施例一本技术提供了一种垂直互连晶圆级封装结构，在2.5Dinterposer（硅中介层）应用时，其结构如图1所示，包括第二裸硅基体201，所述第二裸硅基体201开有凹槽；垂直互连通道单元埋在所述凹槽中；所述第二裸硅基体201正、背面均制作有n层再布线；所述第二裸硅基体201背面通过微凸点304焊接有若干个第一异构或异质芯片（包括异构或异质芯片301、异构或异质芯片302和异构或异质芯片303），正面生长有凸点103。所述垂直互连通道单元如图2所示，包括第一裸硅基体101，所述第一裸硅基体101正、背面均制作有n层再布线；其中，所述n层再布线包括钝化层102a和金属线路层102b。所述垂直互连晶圆级封装结构在三维扇出型封装应用时，其结构如图3所示，所述凹槽中还埋有第二异构或异质芯片401，所述第二异构或异质芯片的焊垫401a朝外；其余部分与2.5Dinterposer（硅中介层）应用时相同。垂直互连晶圆级封装结构在2.5Dinterposer（硅中介层）应用时，通过如下方法制备：先对裸硅的正面和背面进行精细研磨形成如图4所示的第一裸硅基体101，所述第一裸硅基体101的目标厚度不小于1μm；如图5所示，采用双面布线技术，在所述第一裸硅基体101正面和背面进行n层再布线，其中n≥1；所述n层再布线包括钝化层102a和金属线路层102b；其中，所述钝化层102a为SiO2、SiN、SiC等无机材料或聚酰亚氨、树脂等有机材料，所述金属线路层102b为金属材质，包括Ti、W、Cu、Ni和Au等的一种或多种。图6是制作n层再布线后的俯视图；n层再布线制备完毕后，利用激光、机械切割的方式将其分离成单个独立垂直互连通道单元，分离后的垂直互连通道单元需要旋转90°后使用，垂直互连通道单元具体如2所示；在2.5Dinterposer（硅中介层）应用时，提供第二裸硅基体201，通过临时键合胶202与玻璃载板203键合，然后通过干法刻蚀或湿法刻蚀的方式刻蚀出凹槽，如图7所示；利用装片技术在凹槽中埋入如图2所示的垂直互连通道单元，如图8所示；如图9所示，在第二裸硅基体201正面制作n层再布线；拆卸所述玻璃载板203并清洗干净键合胶202，在所述第二裸硅基体201背面制作n层再布线；所述第二裸硅基体201正面和背面的n层再布线与所述第一裸硅基体101正面和背面的n层再布线相同，所述n层再布线包括钝化层102a和金属线路层102b；其中，所述钝化层102a为SiO2、SiN、SiC等无机材料或聚酰亚氨、树脂等有机材料，所述金属线路层102b为金属材质，包括Ti、W、Cu、Ni和Au等的一种或多种；如图1所示，利用倒装焊接技术通过微凸点304将若干个第一异构或异质芯片（包括异构或异质芯片301、异构或异质芯片302和异构或异质芯片303）焊接在所述第二裸硅基体201背面，在所述第二裸硅基体201正面生长凸点103；在第一异构或异质芯片底部填充底填料305；最后切割分离形成单颗三维系统级封装单元。垂直互连晶圆级封装结构在三维扇出型封装应用时，通过如下方法制备：提供第二裸硅基体201，通过临时键合胶202与玻璃载板203键合，然后通过干法刻蚀或湿法刻本文档来自技高网...

【技术保护点】
1.一种垂直互连晶圆级封装结构，其特征在于，包括：/n第二裸硅基体（201），所述第二裸硅基体（201）开有凹槽；/n垂直互连通道单元，埋在所述凹槽中；/n所述第二裸硅基体（201）正、背面均制作有n层再布线；所述第二裸硅基体（201）背面通过微凸点（304）焊接有若干个第一异构或异质芯片，正面生长有凸点（103）。/n

【技术特征摘要】
1.一种垂直互连晶圆级封装结构，其特征在于，包括：
第二裸硅基体（201），所述第二裸硅基体（201）开有凹槽；
垂直互连通道单元，埋在所述凹槽中；
所述第二裸硅基体（201）正、背面均制作有n层再布线；所述第二裸硅基体（201）背面通过微凸点（304）焊接有若干个第一异构或异质芯片，正面生长有凸点（103）。


2.如权利要求1所述的垂直互连晶圆级封装结构，其特征在于，所述凹槽中还埋有第二异构或异质芯片（401），所述第二异构或异质芯片（401）的焊垫（401a）朝外。


3.如权利要求1或2所述的垂直互连晶圆级封装结构，其特征在于，所述垂直互连通道...

【专利技术属性】
技术研发人员：王成迁，明雪飞，吉勇，李守委，徐罕，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：新型
国别省市：江苏;32