半导体装置制造方法及图纸

半导体装置包括通道、源极/漏极结构和栅极堆叠。源极/漏极结构位于通道的相对侧。栅极堆叠在通道上方，并且栅极堆叠包括栅极介电层、掺杂的铁电层和栅极电极。栅极介电层位于通道上方。掺杂的铁电层位于栅极介电层之上。栅极电极位于掺杂的铁电层上方。掺杂的铁电层的掺杂剂浓度在从栅极电极朝向通道的方向上变化。

【技术实现步骤摘要】
半导体装置
本揭露涉及半导体装置。
技术介绍
金属氧化物半导体(metal-oxide-semiconductor,MOS)是用于90奈米(nm)和更高技术的集成电路的技术。取决于栅极电压Vg和源极－漏极电压Vds，金属氧化物半导体装置可以在三个区域中工作：线性区域(linearregion)、饱和区域(saturationregion)和次临界区域(sub-thresholdregion)。次临界区域是Vg小于临界电压Vt的区域。次临界摆动表示切换晶体管电流的容易性，因此是决定金属氧化物半导体装置速度的因素。次临界摆幅可以表示为m*kT/q的函数，其中m是与电容相关的参数。金属氧化物半导体装置的次临界摆幅在室温下具有约60mV/decade(kT/q)的极限，这限制了工作电压VDD和临界电压Vt的进一步缩放。这种限制是由于载子的漂移扩散传输机制。因此，现有的金属氧化物半导体装置在室温下难以切换超过60mV/decade。60mV/decade次临界摆幅的限制也适用于绝缘体上硅(silicon-on-insulator,SOI)装置上的鳍式场效应晶体管(FinFET)或超薄体金属氧化物半导体场效应晶体管(ultrathin-bodyMOSFET)。
技术实现思路
依据本揭露的部分实施例，提供一种半导体装置，包含：通道、多个源极/漏极结构和栅极堆叠。多个源极/漏极结构位于通道的相对侧；栅极堆叠位于通道上，其中栅极堆叠包含：栅极介电层、掺杂的铁电层和栅极电极。栅极介电层位于通道上；掺杂的铁电层位于栅极介电层上；栅极电极位于掺杂的铁电层上，其中掺杂的铁电层的掺杂剂浓度在从栅极电极朝向通道的方向上变化。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本揭露的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚地讨论，可以任意增加或减少各种特征的尺寸。图1是根据本揭露在各种实施例中制造半导体装置的方法的流程图；图2A至图2F是根据本揭露在各种实施例中用于制造处于不同阶段的半导体装置的方法的横截面图；图3A绘示比较具有图2F所示结构的N型负电容场效应晶体管在铁电材料层中形成掺杂层之前和之后的性能的模拟结果；图3B绘示比较具有图2F所示结构的P型负电容场效应晶体管在铁电材料层中形成掺杂层之前和之后的性能的模拟结果；图4绘示将具有图2F所示结构的N型负电容场效应晶体管的性能与在铁电材料层中不形成掺杂层的N型负电容场效应晶体管的性能进行比较的模拟结果；图5是在各种实施例中根据本揭露的制造半导体装置的方法的流程图；图6是在各种实施例中根据本揭露在图5中的半导体装置的横截面图；图7是在各种实施例中根据本揭露的制造半导体装置的方法的流程图；图8A至图8F是在各种实施例中根据本揭露用于制造处于不同阶段的半导体装置的方法的横截面图；图9是在各种实施例中根据本揭露的制造半导体装置的方法的流程图；图10A、图11A、图12A、图13A、图14A和图15A是根据本揭露的一些实施例中用于在各个阶段制造半导体装置的方法的透视图；图10B、图11B、图12B、图13B、图14B和图15B分别是沿图10A、图11A、图12A、图13A、图14A和图15A的线B-B截取的横截面图；图13C、图14C和图15C分别是沿图13A、图14A和图15A的线C-C截取的横截面图；图16A是根据本揭露的一些实施例中用于制造半导体装置的方法的透视图；图16B是沿图16A的线B-B截取的横截面图；图16C是沿图16A的线C-C截取的横截面图；图17是在各种实施例中根据本揭露的制造半导体装置的方法的流程图；图18A是根据本揭露的一些实施例中用于制造半导体装置的方法的透视图；图18B是沿图18A的线B-B截取的横截面图；图18C是沿图18A的线C-C截取的横截面图；图19A是根据本揭露的一些实施例中用于制造半导体装置的方法的透视图；图19B是沿图19A的线B-B截取的横截面图；图19C是沿图19A的线C-C截取的横截面图；图20是在各种实施例中根据本揭露的制造半导体装置的方法的流程图；图21A、图22A、图23A、图24A、图25A和图26A是根据本揭露的一些实施例用于在各个阶段制造半导体装置的方法的透视图；图21B、图22B、图23B、图24B、图25B和图26B分别是沿图21A、图22A、图23A、图24A、图25A和图26A的线B-B截取的横截面图；图22C、图23C、图24C、图25C和图26C分别是沿图22A、图23A、图24A、图25A和图26A的线C-C截取的横截面图；图27A是根据本揭露的一些实施例中用于制造半导体装置的方法的透视图；图27B是沿图27A的线B-B截取的横截面图；图27C是沿图27A的线C-C截取的横截面图。【符号说明】12：线14：线16：线18：线22：线24：线26：线28：线32：线34：线110：基板112：井区/半导体鳍片114：通道120：栅极介电层130：铁电材料层130'：掺杂的铁电层132：第一铁电材料层134：第二铁电材料层140：掺杂区域150：栅极电极160：间隔物结构170：源极/漏极结构180：阻挡层210：基板212：半导体鳍片214：通道220：隔离特征230：虚设栅极结构232：栅极介电层234：虚设栅极电极240：间隔物结构250：源极/漏极结构270：介电层280：铁电材料层280'：掺杂的铁电层280a：顶表面280t：顶表面282：第一铁电材料层284：第二铁电材料层290：掺杂区域290a：掺杂区域290b：掺杂区域310：栅极电极320：阻挡层Av：电压增益B-B：线C-C：线d：深度D：方向Dda：方向Ddb：方向Dp：突出方向G：栅极堆叠Ia：离子注入制程Ib：离子注入制程M10：方法M10'：方法M10”：方法M30：方法M30'：方法M30”：方法O：开口Rmin：最小值区域SS：次临界摆幅S12：操作S14：操作S14'：操作S14”：操作S16：操作S16'：操作S18：操作S20：操作S20'：操作S22：操作S本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：/n一通道；/n多个源极/漏极结构，位于该通道的相对侧；以及/n一栅极堆叠，位于该通道上，其中该栅极堆叠包含：/n一栅极介电层，位于该通道上；/n一掺杂的铁电层，位于该栅极介电层上；以及/n一栅极电极，位于该掺杂的铁电层上，其中该掺杂的铁电层的一掺杂剂浓度在从该栅极电极朝向该通道的一方向上变化。/n

【技术特征摘要】
20190413 US 16/383,5941.一种半导体装置，其特征在于，包含：
一通道；
多个源极/漏极结构，位于该通道的相对侧；以及
一栅极堆叠，位于该通...

【专利技术属性】
技术研发人员：陈品翔，樊圣亭，刘致为，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71