集成电路器件及用于制作集成电路器件的方法技术

本公开涉及集成电路器件及用于制作集成电路器件的方法。一种方法包括形成第一金属特征，在第一金属特征上方形成电介质层，蚀刻电介质层以形成开口，其中，第一金属特征的顶表面通过开口暴露，以及对第一金属特征的顶表面执行第一处理。第一处理是通过开口执行的，并且第一处理是使用第一工艺气体执行的。在第一处理之后，通过开口执行第二处理，并且第二处理是使用不同于第一工艺气体的第二工艺气体执行的。在开口中沉积第二金属特征。

【技术实现步骤摘要】
集成电路器件及用于制作集成电路器件的方法
本公开涉及集成电路器件，以及用于制作集成电路器件的方法。
技术介绍
半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC演进的过程中，功能密度(例如，每单位芯片面积的互连器件的数目)通常增加，而几何大小(例如，可以使用制造工艺产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。随着器件的缩小，制造商使用新的和不同的材料和/或材料的组合来促进器件的缩小。缩小(单独地以及与新的和不同的材料相组合地)还带来了此前的几代在较大几何形状下可能不会呈现的挑战。
技术实现思路
根据本公开的一个实施例，提供了一种用于制作集成电路器件的方法，包括：形成第一金属特征；在所述第一金属特征上方形成电介质层；蚀刻所述电介质层以形成开口，其中，所述第一金属特征的顶表面通过所述开口暴露；对所述第一金属特征的所述顶表面执行第一处理，其中，所述第一处理是通过所述开口执行的，并且所述第一处理是使用第一工艺气体执行的；在所述第一处理之后，执行第二处理，其中，所述第二处理是通过所述开口执行的，并且所述第二处理是使用不同于所述第一工艺气体的第二工艺气体执行的；以及在所述开口中沉积第二金属特征。根据本公开的另一实施例，提供了一种用于制作集成电路器件的方法，包括：形成第一金属特征，其中，所述第一金属特征包括晶体管的栅极电极或源极/漏极接触插塞；在所述第一金属特征上方形成蚀刻停止层；在所述蚀刻停止层上方形成电介质层；蚀刻所述电介质层和所述蚀刻停止层以形成开口，其中所述第一金属特征暴露于所述开口；对所述第一金属特征的表面层进行氧化，以在所述第一金属特征的表面形成金属氧化物层；执行还原反应，以将所述金属氧化物层还原回元素金属；以及执行自底向上沉积工艺，以在所述开口中沉积钨插塞。根据本公开的又一实施例，提供了一种集成电路器件，包括：第一金属特征，所述第一金属特征包括第一部分和在所述第一部分上方的第二部分，其中，所述第二部分包括选自基本上由硅、硼、磷、砷、以及其组合组成的群组的元素，并且所述第一部分不包括所述元素；电介质层，在所述第一金属特征上方；以及第二金属特征，所述第二金属特征在所述第一金属特征上方并且具有所述电介质层中的一部分，其中，所述第二金属特征包括第三部分和在所述第三部分上方的第四部分，其中所述第三部分在所述第二部分上方并与所述第二部分接触以形成其间的界面，并且其中，所述第三部分包括所述元素，并且所述第四部分不包括所述元素。附图说明在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。图1-7、8A、8B、9、10、11A、11B和12-16示出了根据一些实施例的鳍式场效应晶体管(FinFET)和接触插塞的形成中的中间阶段的透视图和横截面图。图17示出了根据一些实施例的FinFET和接触插塞的横截面图。图18至图20示出了根据一些实施例的FinFET和接触插塞的形成中的中间阶段的透视图和横截面图。图21示出了根据一些实施例的FinFET和接触插塞的横截面图。图22示出了根据一些实施例的示出接触电阻值的累积百分比作为归一化接触电阻值的函数的结果。图23示出了根据一些实施例的用于形成FinFET和接触插塞的工艺流程。具体实施方式下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括其中以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括其中可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另一个(一些)要素或特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。根据各个实施例提供了晶体管和接触插塞以及对应的形成工艺。根据一些实施例示出了形成晶体管和接触插塞的中间阶段。讨论了一些实施例的一些变型。在各个视图和说明性实施例中，相同的附图标记用于表示相同的元件。根据一些实施例，鳍式场效应晶体管(FinFET)的形成被用作解释本公开的概念的示例。诸如平面晶体管和环绕栅极(GAA)晶体管之类的其他类型的晶体管和对应的接触插塞也可以采用本公开的概念。此外，每当上部金属特征被形成以接触下面的金属特征(例如，金属线、通孔、接触插塞等)时，本公开的概念可以应用于其他连接的形成。根据本公开的一些实施例，下面的金属特征的表面被处理或植入某些元素，例如，氧、硅、硼、磷、砷等，使得在随后形成的上部金属特征中可以得到更均匀的相位形成，并且因此整个相应晶圆(wafer)或管芯中的上部金属特征的电阻率更均匀。图1-7、8A、8B、9、10、11A、11B和12-16示出了根据本公开的一些实施例的鳍式场效应晶体管(FinFET)和接触插塞的形成中的中间阶段的横截面图和透视图。这些图中所示的工艺还示意性地反映在图23所示的工艺流程200中。在图1中，提供了衬底20。衬底20可以是半导体衬底(例如，体半导体衬底、绝缘体上的半导体(SOI)衬底等)，其可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。半导体衬底20可以是晶圆10(例如，硅晶圆)的一部分。通常，SOI衬底是形成在绝缘体层上的半导体材料的层。例如，绝缘体层可以是埋置氧化物(BOX)层、氧化硅层等。绝缘体层被提供在衬底上，通常是硅衬底或玻璃衬底。还可以使用诸如多层或梯度衬底之类的其他衬底。在一些实施例中，半导体衬底20的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其组合。进一步参考图1，在衬底20中形成阱区域22。相应的工艺在图23所示的工艺流程200中被示出为工艺202。根据本公开的一些实施例，阱区域22是通过将n型杂质(可以是磷、砷、锑等)植入衬底20而形成的n型阱区域。根据本公开的其他实施例，阱区域22是通过将p型杂质(其可以是硼、铟等)植入衬底20而形成的p型阱区域。所产生的阱区域22本文档来自技高网...

【技术保护点】
1.一种用于制作集成电路器件的方法，包括：/n形成第一金属特征；/n在所述第一金属特征上方形成电介质层；/n蚀刻所述电介质层以形成开口，其中，所述第一金属特征的顶表面通过所述开口暴露；/n对所述第一金属特征的所述顶表面执行第一处理，其中，所述第一处理是通过所述开口执行的，并且所述第一处理是使用第一工艺气体执行的；/n在所述第一处理之后，执行第二处理，其中，所述第二处理是通过所述开口执行的，并且所述第二处理是使用不同于所述第一工艺气体的第二工艺气体执行的；以及/n在所述开口中沉积第二金属特征。/n

【技术特征摘要】
20190423 US 16/392,0671.一种用于制作集成电路器件的方法，包括：
形成第一金属特征；
在所述第一金属特征上方形成电介质层；
蚀刻所述电介质层以形成开口，其中，所述第一金属特征的顶表面通过所述开口暴露；
对所述第一金属特征的所述顶表面执行第一处理，其中，所述第一处理是通过所述开口执行的，并且所述第一处理是使用第一工艺气体执行的；
在所述第一处理之后，执行第二处理，其中，所述第二处理是通过所述开口执行的，并且所述第二处理是使用不同于所述第一工艺气体的第二工艺气体执行的；以及
在所述开口中沉积第二金属特征。


2.根据权利要求1所述的方法，其中，所述第一处理是使用包括氧气O2的所述第一工艺气体执行的，并且所述第二处理是使用包括氢气H2的所述第二工艺气体执行的。


3.根据权利要求2所述的方法，其中，所述第一处理包括等离子体处理。


4.根据权利要求2所述的方法，其中，所述第一处理包括热处理。


5.根据权利要求1所述的方法，其中，沉积所述第二金属特征包括钨的自底向上沉积。


6.根据权利要求1所述的方法，其中，所述第一处理是使用包括如下各项的所述第一工艺气体执行的：含硅工艺气体、含硼工艺气体、含磷工艺气体、或其组合。


7.根据权利要求6所述的方法，其中...

【专利技术属性】
技术研发人员：黄俊贤，陈怡利，陈品彣，徐元贞，林威戎，张志维，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71