【技术实现步骤摘要】
用于生成链路训练信号的设备、系统和方法
概括而言,本公开涉及存储器系统,并且更具体但非排他地涉及定时高速输入/输出(I/O)通信。
技术介绍
随着存储器速度的提高,需要存储器系统具有精确的定时。然而,随着速度的提高,其它因素也会使定时过程变得复杂。例如,提高的速度可能会使数据眼变窄,而改变热条件可能使数据眼漂移。数据眼被定义为具有两个边缘,并且在两个边缘之间的数据可以被锁存并被视为有效,而在两个边缘外部的任何数据都被视为无效。从有效数据的开始到结束的定时范围被称为有效数据眼。随着连续的存储器标准继续支持更高的数据速率,期望在解决方案上的增加的费率以支持对数据信号的精确采样。附图说明在附图的图中通过示例而非限制的方式示出了本专利技术的各种实施例,并且在所述附图中:图1A示出了根据实施例示出用于执行链路训练的系统的元素的功能框图。图1B示出了根据实施例示出用于生成训练信号的存储器控制器的元素的功能框图。图2示出了根据实施例示出用于促进链路训练的方法的元素的流程图。图3示出了根据实施例示出参与链路训练的电路的元素的功能框图。图4示出了根据实施例示出用于生成命令以传送训练信息的电路设备的元素的功能框图。图5示出了根据实施例示出待缓冲的指令信息的格式的数据图。图6示出了根据实施例示出用于传送训练信号的电路的元素的功能框图。图7示出了根据一个实施例示出计算设备的功能框图。图8是示出根据一个实施例的示例性计算机系统的功能框图。< ...
【技术保护点】
1.一种用于训练链路的设备,所述设备包括:/n第一电路,其用于在所述第一电路耦合到处理器并进一步经由信号线耦合到存储器设备的同时,以及在存储器控制器被配置为向所述处理器提供对所述存储器设备的访问的同时,提供配置信息,其中,所述第一电路包括:/n第二电路,其用于在所述配置信息在所述第一电路处被提供的同时,检测关于被提供有所述信号线的链路将被训练的指示;/n第三电路,其用于基于所述指示来访问所述配置信息以确定命令;以及/n第四电路,其用于用信号通知第一通信将包括所述命令,其中,所述第一通信将经由所述链路向所述存储器设备提供第一数据,其中,所述第一通信在由所述处理器对所述存储器设备的所述访问被禁用的同时被发送。/n
【技术特征摘要】
20190422 US 16/390,5511.一种用于训练链路的设备,所述设备包括:
第一电路,其用于在所述第一电路耦合到处理器并进一步经由信号线耦合到存储器设备的同时,以及在存储器控制器被配置为向所述处理器提供对所述存储器设备的访问的同时,提供配置信息,其中,所述第一电路包括:
第二电路,其用于在所述配置信息在所述第一电路处被提供的同时,检测关于被提供有所述信号线的链路将被训练的指示;
第三电路,其用于基于所述指示来访问所述配置信息以确定命令;以及
第四电路,其用于用信号通知第一通信将包括所述命令,其中,所述第一通信将经由所述链路向所述存储器设备提供第一数据,其中,所述第一通信在由所述处理器对所述存储器设备的所述访问被禁用的同时被发送。
2.根据权利要求1所述的设备,其中,所述存储器设备将包括同步图形随机存取存储器。
3.根据权利要求1和2中任一项所述的设备,其中,所述存储器控制器包括所述第一电路。
4.根据权利要求1和2中任一项所述的设备,其中,所述配置信息包括固件指令。
5.根据权利要求1和2中任一项所述的设备,其中,贯穿期间在由所述处理器对所述存储器设备的所述访问被禁用并随后被重新启用的时段,所述存储器设备处的数据有效性被维持。
6.根据权利要求1和2中任一项所述的设备,还包括:
第五电路,其用于基于所述第一通信和从所述存储器设备接收到的第二通信的相应特性来执行评估,其中,所述第二通信包括基于所述第一通信的第二数据。
7.根据权利要求1和2中任一项所述的设备,其中,所述第一电路用于从用所述处理器执行的基本输入/输出系统过程接收所述配置信息。
8.根据权利要求1和2中任一项所述的设备,其中,用于访问所述配置信息以确定所述命令的所述第三电路包括:
用于基于所述配置信息来向缓冲器的条目写入不同的相应数据的所述第三电路;以及
用于顺序访问所述条目以确定在命令序列中的命令次序的所述第三电路。
9.根据权利要求8所述的设备,其中,所述第三电路用于向所述缓冲器的第一条目写入指示存储器访问命令的命令类型的数据。
10.根据权利要求8所述的设备,其中,所述第三电路用于向所述缓冲器的第一条目写入控制流信息。
11.一种或多种计算机可读存储介质,其上存储有指令,所述指令在由一个或多个处理单元执行时使所述一个或多个处理单元执行方法,所述方法包括:
在第一电路耦合到处理器并进一步经由信号线耦合到存储器设备的同时,以及在存储器控制器向所述处理器提供对所述存储器设备的访问的同时,在所述第一电路处提供配置信息;
在所述配置信息在所述第一电路处被提供的同时,检测关于被提供有所述信号线的链路将被训练的指示;
基于所述指示:
访问所述第一电路处的所述配置信息以确定命令;以及
用信号通知第一通信将包括所述命令,其中,所述第一通信将经由所述链路向所述存储器设备提供第一数据,其中,所述第一通信在由所述处理器对所述存储器设备的所述访问被禁用的同时被发送。
12.根据权利要求11所述的一种或多种计算机可读存储介质,其中,所述存储器设备包括同步图形随机存取存储器。
13.根据权利要求11和12中任一项所述的一种或多种计算机可读存储介质,其中,所述存储器控制器包括所述第一电路...
【专利技术属性】
技术研发人员:T·G·莫里斯,M·J·芬克尔斯坦,R·苏巴沙钱德拉博斯,L·R·叶尔瓦,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。