高效压控振荡器（VCO）模数转换器（ADC）制造技术

本申请公开了高效压控振荡器(VCO)模数转换器(ADC)。在一种形式中，模数转换器(ADC)包括第一环形振荡器ADC和第二环形振荡器ADC、模减法器和抽取滤波器。第一环形振荡器ADC和第二环形振荡器ADC分别响应于真输入电压和互补输入电压，分别具有用于提供第一数字相位信号和第二数字相位信号的输出,每个数字相位信号具有以第一频率采样的第一预定位数。模减法器从第一数字相位信号中减去第二数字相位信号以提供相位差信号。抽取滤波器以低于所述频率的第二频率来对相位差信号进行微分，以提供与真输入电压和互补输入电压之间的差分电压成比例的频率信号，并对频率信号进行抽取，以提供具有大于第一预定位数的第二预定位数的数字码。

【技术实现步骤摘要】
高效压控振荡器(VCO)模数转换器(ADC)
本公开大体涉及模数转换器(ADC)，并且更具体地涉及基于压控振荡器(VCO)的ADC。
技术介绍
在许多集成电路中，有必要将模拟信号(诸如电压)转换成数字表示以供进一步处理。存在几种已知的模数转换器(ADC)架构，包括增量总和(delta-sigma)、并行ADC(flashADC)、逐次逼近、R2R等。最近研发的一个ADC架构是压控振荡器(VCO)ADC。VCOADC(也称为基于环形振荡器的ADC)接收输入电压并将该输入电压转换为数字码。输入电压用于控制环形振荡器的反相级，并且环形振荡器的频率根据输入电压而变化。由采样时钟采样通过环形振荡器的级的信号传播。信号传播通过的级数表示瞬时相位。环形振荡器ADC通过测量相位随时间的变化来确定振荡频率，并将与输入电压成比例的频率表示为数字码。两个这种环形振荡器ADC可以用于将差分输入电压转换成对应的数字码。环形振荡器核心的设计相对简单，但是环形振荡器ADC需要附加处理电路来产生数字码。例如，必须对逻辑状态通过环形振荡器的级的传播所表示的相位进行采样和编码，并且必须对相位进行微分。为了扩展环形振荡器的范围，已知要添加范围扩展逻辑电路，但是范围扩展逻辑电路和编码器的输出必须使用附加数字电路进行组合。此外，采样时钟需要具有相对较高的频率，这需要对输出进行抽取(decimate)，以便以适当的较低频率提供数字信号。抽取操作通常使用级联积分器梳状(CIC)滤波器来完成，这是数字滤波器，它本身需要主要由触发器(flip-flop)和全加器单元组成的微分器级和积分器级。结果是，环形振荡器ADC的实际实施方式具有显著的复杂性和功耗，这降低了该架构的吸引力。附图说明图1以框图的形式示出了现有技术中已知的信号处理电路；图2以框图的形式示出了现有技术中已知的适于在图1的信号处理电路中使用的基于VCO的ADC核心；图3以框图的形式示出了基于图2的基于VCO的ADC核心的差分ADC；图4以框图的形式示出了可以用于实现图3的抽取滤波器的抽取滤波器；图5以框图的形式示出了根据本公开的实施例的差分ADC；图6以框图的形式示出了执行图5的抽取滤波器540的信号处理操作的信号处理电路。图7以框图的形式示出了实现图6的信号处理电路并且可以用作图5的抽取器的信号处理电路；以及图8以框图的形式示出了实现图7的信号处理电路的多相信号处理电路。在以下的描述中，在不同附图中使用相同的附图标记来表示相似或相同的部件。除非另有说明，否则词“耦合”及其相关联的动词形式包括通过本领域已知的方式的直接连接和间接电连接，并且除非另有说明，否则对直接连接的任何描述也暗示使用合适形式的间接电连接的替代实施例。具体实施方式图1以框图的形式示出了现有技术中已知的信号处理电路100。信号处理电路100通常包括差分放大器110、基于压控振荡器(VCO)的ADC核心(core)120、基于VCO的ADC核心130和求和设备140。差分放大器110可以是电压缓冲器，其将在前的信号链块对接到ADC核心(带或不带电压增益)，或者在其他电路中可以由前端滤波器代替。差分放大器110具有分别用于接收标记为“INP”和“INN”的差分输入信号的正分量和负分量的输入，以及正输出和负输出。基于VCO的ADC核心120具有连接到差分放大器110的正输出的输入，以及输出。基于VCO的ADC核心130具有连接到差分放大器110的负输出的输入，以及输出。求和设备140具有连接到基于VCO的ADC核心120的输出的正输入、连接到基于VCO的ADC核心130的输出的负输入和用于提供标记为“ADCOUT(ADC出)”的信号处理电路100的输出的输出。信号处理电路100使用基于VCO的转换技术来将由信号INP和信号INN形成的差分输入信号转换成多位数字码ADCOUT。通常选择差分拓扑来抑制VCO调谐特性的奇数阶失真项。通常，基于VCO的转换技术将模拟输入电压应用于多级环形振荡器，并基于与信号通过环形振荡器的传播相对应的级的输出来确定电压的数字表示。下面将讨论基于VCO的转换技术的进一步细节。图2以框图的形式示出了现有技术中已知的适于在图1的信号处理电路中使用的基于VCO的ADC核心200。基于VCO的ADC核心200通常包括基于环形振荡器的ADC210、范围扩展逻辑电路260以及包括组合寄存器270、微分器280和减法器290的组合电路。基于环形振荡器的ADC210包括环形振荡器电路220、采样器电路230、相位检测器240、和相位编码器250。环形振荡器电路220是提供2N个相位信号的2N-1级伪差分环形振荡器。每个级包括具有真(true)输入和互补(complementary)输入、真输出和互补输出、以及用于接收标记为“VIN”的信号的控制输入的伪差分反相器。第一级的真输出连接到第二级的互补输入，而第一级的互补输出连接到第二级的真输入。每个级都以相同的方式连接到其下一级，直到最后级。最后级的真输出连接到第一级的真输入，而最后级的互补输出连接到第一级的互补输入。采样器电路230具有连接到环形振荡器电路220的相对应的相输出的2N个相输入，用于接收标记为“CLK”的采样时钟信号的时钟输入，以及对应于差分输入的2N个输出。相位检测器240具有与采样器电路230的对应输出连接的2N个输入、用于接收CLK信号的时钟输入和与这些输入相对应的2N个单端输出。相位编码器250具有连接到相位检测器240的对应的输出的2N个输入，以及用于提供标记为“D[N-1:0]”的N位数字码的输出。范围扩展逻辑电路260包括计数器261、寄存器262和寄存器263、复用器264和延迟元件265。计数器261具有连接到环形振荡器电路220的最后级的互补输出的时钟输入，和用于提供标记为“C0[M-1:0]”的M位输出信号的输出。寄存器262具有连接到计数器261的输出的输入、用于接收CLK信号的时钟输入、和用于提供标记为“C1[M-1:0]”的M位输出信号的输出。寄存器263具有连接到计数器261的输出的输入、用于接收标记为“CLKd”的延迟时钟信号的时钟输入、和用于提供标记为“C2[M-1:0]”的M位输出信号的输出。复用器264具有连接到寄存器262的输出的第一输入、连接到寄存器263的输出的第二输入、用于提供标记为“C[M-1:0]”的最终M位计数信号的输出、和用于接收信号D[N-1]的控制输入。延迟元件265具有用于接收CLK信号的输入，和用于提供延迟时钟信号CLKd的输出。在组合电路中，组合寄存器270具有连接到复用器264的输出的第一输入、连接到相位编码器250的输出的第二输入、和用于提供标记为“D_ALL[M+N-1:0]”的M+N位输出的输出。微分器280具有连接到组合寄存器270的输出的输入、用于接收CLK信号的时钟输入、和用于提供M+N位输出的输出。减法器290具有连接到微分器280的输出的正输入、用于接收标记为“2N本文档来自技高网...

【技术保护点】
1.一种模数转换器(ADC)，包括：/n第一环形振荡器ADC，响应于真输入电压，具有用于提供具有以第一频率采样的第一预定位数的第一数字相位信号的输出；/n第二环形振荡器ADC，响应于互补输入电压，具有用于提供具有以所述第一频率采样的所述第一预定位数的第二数字相位信号的输出；/n模减法器，用于从所述第一数字相位信号中减去所述第二数字相位信号以提供相位差信号；以及/n抽取滤波器，用于以低于所述第一频率的第二频率来对所述相位差信号进行微分，以提供与所述真输入电压和所述互补输入电压之间的差分电压成比例的频率信号，并对所述频率信号进行抽取，以提供具有大于所述第一预定位数的第二预定位数的数字码。/n

【技术特征摘要】
20190410 US 16/379,8741.一种模数转换器(ADC)，包括：
第一环形振荡器ADC，响应于真输入电压，具有用于提供具有以第一频率采样的第一预定位数的第一数字相位信号的输出；
第二环形振荡器ADC，响应于互补输入电压，具有用于提供具有以所述第一频率采样的所述第一预定位数的第二数字相位信号的输出；
模减法器，用于从所述第一数字相位信号中减去所述第二数字相位信号以提供相位差信号；以及
抽取滤波器，用于以低于所述第一频率的第二频率来对所述相位差信号进行微分，以提供与所述真输入电压和所述互补输入电压之间的差分电压成比例的频率信号，并对所述频率信号进行抽取，以提供具有大于所述第一预定位数的第二预定位数的数字码。


2.如权利要求1所述的ADC，其特征在于：
所述抽取滤波器是多相滤波器。


3.如权利要求1所述的ADC，其特征在于，所述抽取滤波器包括：
第一部分，所述第一部分具有耦合到所述模减法器的所述输出的输入，和用于提供所述频率信号的输出；以及
第二部分，所述第二部分具有耦合到所述第一部分的所述输出的输入，和用于提供具有与所述真输入电压和所述互补输入电压之间的差成比例的幅度的所述数字码的输出。


4.如权利要求3所述的ADC，其特征在于：
所述第一部分以所述第二频率进行操作；并且
所述第二部分以低于所述第二频率的第三频率进行操作。


5.如权利要求4所述的ADC，其特征在于：
所述第二频率等于所述第一频率的一半，并且所述第三频率等于所述第二频率的一半。


6.如权利要求1所述的ADC，其特征在于：
所述抽取滤波器执行sinc滤波器。


7.如权利要求1所述的ADC，其特征在于：
所述第一数字相位信号和所述第二数字相位信号中的每一个具有等于M+K×log2(D)的字宽，其中M是所述相位差信号的位宽度，K是所述抽取滤波器的阶数，且D是所述抽取滤波器的抽取比率。


8.如权利要求1所述的ADC，其特征在于，所述第一环形振荡器ADC和所述第二环形振荡器ADC中的每一个是范围扩展环形振荡器ADC。


9.如权利要求8所述的ADC，其特征在于，所述第一环形振荡器ADC和所述第二环形振荡器ADC中的每一个包括：
环形振荡器，所述环形振荡器具有用于接收所述真输入电压和所述互补输入电压中的相应一个的输入，和用于提供表示所述环形振荡器的相位的数字码的输出；
采样器和解码器电路，所述采样器和解码器电路具有耦合到所述环形振荡器的所述输出的输入，用于接收具有所述第一频率的第一时钟信号的时钟输入，和用于提供所述第一预定位数的第一部分的输出；以及
范围扩展逻辑电路，所述范围扩展逻辑电路耦合到所述环形振荡器并响应于时钟信号，并且具有用于响应于所述环形振荡器环绕而提供计数信号的输出，
其中所述第一环形振荡器ADC和所述第二环形振荡器ADC中的每一个通过将所述采样器和解码器电路的所述输出与所述范围扩展逻辑电路的所述输出串接而形成所述第一环形振荡器ADC和所述第二环形振荡器ADC中的每一个的输出。


10.一种模数转换器(ADC)，包括：
第一环形振荡器，具有用于接收真输入电压的输入，和输出；
第一相位采样电路，具有耦合到所述第一环形振荡器的所述输出的输入，用于接收具有第一频率的第一时钟信号的时钟输入，和输出。
第二环形振荡器，具有用于接收互补输入电压的输入、和输出；
第二相位采样电路，具有耦合到所述第二环形振荡器的所述输出的输入，用于接收所述第一时钟信号的时钟输入，和输出；
模减法器，具有耦合到所述第一相位采样电路的所述输出的正输入，耦合到所述第二相位采样电路的所述输出的负输入，和输出；以及
抽取滤波器，具有耦合到所述模减法器的所述输出的输入和用于提供数字...

【专利技术属性】
技术研发人员：郁文欢，A·L·科班，
申请(专利权)人：硅实验室股份有限公司，
类型：发明
国别省市：美国;US