一种CMOS像素传感器制造技术

本发明专利技术公开了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；其中，深N阱和P型高阻外延层形成P‑N二极管；深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。

【技术实现步骤摘要】
一种CMOS像素传感器
本专利技术涉及半导体集成电路领域,一种CMOS像素传感器。
技术介绍
随着半导体技术工业和光刻技术的发展，CMOS像素传感器在X射线成像和粒子探测中的应用越来越广泛，其具有空间分辨率高、读出速度快、集成度高、功耗低以及成本低等特点，逐渐成为重要的检测技术。但是，专利技术人发现CMOS像素传感器中的像素采用小面积二极管收集电荷，二极管面积在像素单元中的比例较小，导致电荷在收集过程中被复合，电荷收集时间较长、收集效率较低。
技术实现思路
针对现有技术存在的不足，本专利技术的的目的是提供一种CMOS像素传感器及像素单元，该装置能够有效缩短电荷收集时间，提高了收集效率和灵敏度。为了实现上述目的，本专利技术是通过如下的技术方案来实现：第一方面，本专利技术提供了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；深N阱和P型高阻外延层形成P-N二极管；深N阱上的N阱和N型有源区(N+)构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，避免了PMOS晶体管与灵敏二极管之间的电荷竞争，在深P隔离层内可同时制作PMOS和NMOS管，能够实现复杂CMOS电路，这有助于在像素内实现复杂电路，对像素信号进行放大和降噪处理；N阱和P型有源区(P+)用于制作PMOS晶体管，P阱和N型有源区(N+)用于制作NMOS管。作为进一步的技术方案，P型高阻外延层电阻率大于1KΩ·cm。更进一步，P-N二极管所在阳极区连接有反偏电压，用于加快电荷收集。作为进一步的技术方案，所述的CMOS像素传感器，还包括多个像素单元，多个像素单元构成一个像素阵列，每个像素单元内铺满深N阱，使整个像素单元作为一个二极管。作为进一步的技术方案，每个像素单元包括依次连接的校准测试电路、电荷灵敏放大器、整形器、比较器和事例驱动电路。校准测试电路由Cinj电容和外部触发信号组成，用于模拟外部电荷注入，标定像素内部电路性能。所述电荷灵敏放大器的增益约为1/Cf，定制MOM电容作为反馈电容。所述的整形器采用CR-RC结构。所述的比较器采用两级结构，第一级完成差分放大功能，第二级完成正反馈比较功能。所述的事例驱动电路完成优先判断功能，如果某像素被粒子击中，事例驱动电路将判断信号传输至列端，完成优先触发。作为进一步的技术方案，CMOS像素传感器还配置像素配置电路、时序逻辑、偏置电路、时钟电路和控制接口；所述的像素配置电路、时序逻辑、偏置电路、时钟电路均与像素阵列相连。所述的控制接口主要用来调节偏置参数以及使能信号，使芯片工作在最佳状态。所述的像素配置电路用于像素内部电路性能标定。所述时序逻辑用于像素内部逻辑电路。所述偏置电路主要向像素单元电路提供静态工作点。所述时钟电路主要向数据处理模块提供高速时钟。上述本专利技术的有益效果如下：本专利技术提出的CMOS像素传感器采用高阻外延层，能够增加二极管耗尽区宽度，缩短了电荷收集时间，提高了电荷收集效率，采用深N阱作为二极管阴极端，P型高阻外延层作为二极管阳极端，并在整个像素单元内布满深N阱，即二极管面积等同于像素单元面积，大大增加了二极管收集面积，降低了电荷复合率，增加了电荷收集数量，即提高了电荷收集效率，同时该工艺具备四阱，避免了PMOS晶体管与灵敏二极管之间的电荷竞争，并且能在像素单元内部实现复杂CMOS电路，完成信息放大、降噪以及数字化。像素内采用电荷灵敏前置放大器消除二极管电容带来的影响，同时定制MOM电容作为反馈电容，有效提高了放大器增益。附图说明构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。图1是CMOS像素传感器工作原理示意图；图2是CMOS像素传感器整体结构示意图；图3是像素单元内部电路示意图；图4是MOM电容实现形式示意图；图5是像素传感器芯片整体结构图。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本专利技术提供进一步的说明。除非另有指明，本专利技术使用的所有技术和科学术语具有与本专利技术所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本专利技术的示例性实施方式。如在这里所使用的，除非本专利技术另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合；术语解释：CMOS:ComplementaryMetalOxideSemiconductor,互补式金属氧化物半导体CMOS像素传感器：基于CMOS工艺，在同一晶圆衬底上集成像素单元和功能电路的粒子探测芯片。正如
技术介绍
所介绍的，现有技术中存在的不足，为了解决如上的技术问题，本专利技术提出了一种CMOS像素传感器。本专利技术的一种典型的实施方式中，CMOS像素传感器能够有效缩短电荷收集时间和提高电荷收集效率。一方面采用深N阱与P型高阻外延层形成灵敏二极管，增加了耗尽层宽度，能够加快电荷收集，另一方面采用深N阱能够实现布满整个像素单元，而前端电路在深N阱内实现，这样有效降低了电荷复合率，提高了收集效率。其工作原理如图1所示，该CMOS工艺具备P型高阻外延、N阱、P阱、深N阱和深P隔离层，其中像素单元和读出电路均在低掺杂的P型外延层上制作。其中，深N阱和P型外延层用来产生P-N灵敏二极管，深N阱上的N阱和N型有源区(N+)构成通路，通过金属线连接其他读出电路。深P隔离层用来隔离深N阱内的器件，避免了PMOS晶体管与灵敏二极管之间的电荷竞争，在深P隔离层内可同时制作PMOS晶体管和NMOS管，能够实现复杂CMOS电路，这有助于在像素内实现复杂电路，对像素信号进行放大和降噪处理，其中深P隔离层内的N阱和P型有源区(P+)用于制作PMOS晶体管(参见图1中的右上角部分)，深P隔离层内的P阱和N型有源区(N+)用于制作NMOS管，参见图1制作有两个NMOS管。深N阱与P型高阻外延层构成P-N二极管作为灵敏区，用于收集非平衡电子。当粒子穿过传感器芯片时，在深N阱与P型高阻外延层形成的耗尽区产生一定数量的电子空穴对，每微米产生约80对非平衡载流子。二极管耗尽区宽度与偏置电压和衬底电阻率关系式为：其中，ε代表硅介电常数，μ代表迁移率，ρ代表衬底电阻率，Vbias表示P-N偏置电压。由式(1.1)可知，增加偏置电压和电阻率能有效提高耗尽区宽度，除了增加外延层电阻率大于1KΩ·cm之外，还可通过增加偏置电压增大耗尽区宽度，参见图1左边部分，衬底加反向电压(-Vb)，这些电子在耗尽区电场下被N+区收集。收集电荷经过像素内部电路放大、整形提高信噪比，然后经甄别器处理由模拟信号转本文档来自技高网...

【技术保护点】
1.CMOS像素传感器，其特征在于，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；/n其中，深N阱和P型高阻外延层形成P-N二极管；/n深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；/n深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。/n

【技术特征摘要】
1.CMOS像素传感器，其特征在于，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；
其中，深N阱和P型高阻外延层形成P-N二极管；
深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；
深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。


2.如权利要求1所述的CMOS像素传感器，其特征在于，P型高阻外延层电阻率大于1KΩ·cm。


3.如权利要求1所述的CMOS像素传感器，其特征在于，P-N二极管所在阳极区连接有反偏电压，用于加快电荷收集。


4.如权利要求1所述的CMOS像素传感器，其特征在于，还包括多个像素单元，多个像素单元构成一个像素阵列，每个像素单元内铺满深N阱，使整个像素单元作为一个二极管。


5.如权利要求1所述的CMOS像素传感器，其特征在于，每个像素单元包括依次连接的校准测试电路、电荷灵敏放大器、整形器、比较器和事例驱动电路。


6.如权利要求5所述的CMOS像素传感器，其特征在于，所述的校准测...

【专利技术属性】
技术研发人员：张亮，王萌，董家宁，王安庆，李龙，
申请(专利权)人：山东大学，
类型：发明
国别省市：山东;37