半导体结构及其制造方法技术

本发明专利技术实施例涉及一种半导体结构及其制造方法，半导体结构包括：半导体单元，所述半导体单元包括至少一片晶圆或者芯片；位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。本发明专利技术提供一种结构性能优越的半导体结构。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术实施例涉及半导体
，特别涉及一种半导体结构及其制造方法。
技术介绍
随着集成电路设计和制造水平的不断发展，在封装
，普通的2DIC封装结构会带来线路过长的问题，致使电路的运算速度降低且功耗增加，3D封装结构应运而生。3D封装结构可以有效的减小线路长度，提高运算速度，降低功耗。3D封装结构中，主要通过在垂直方向上放置多个芯片以减小芯片的平面面积，并且，多层芯片(die)或晶圆(wafer)之间可以通过TSV(Trough-SiliconVia，穿透硅通孔)结构实现不同层间的互连。TSV结构的作用主要包括：一方面，通过TSV结构实现上层芯片或晶圆与下层芯片或晶圆之间的互连；另一方面，由于TSV结构的材料热导率通常高于硅等半导体材料的热导率，因而在3D封装结构中设置TSV结构有诸如电路的散热。然而，现有的具有TSV的封装结构的性能仍有待提高。
技术实现思路
本专利技术实施例解决的技术问题为提供一种半导体结构及其制造方法，提供一种全新的半导体结构，改善半导体结构性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构，包括：半导体单元，所述半导体单元包括至少一片晶圆或者芯片；位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。本专利技术实施例还提供一种半导体结构的制造方法，包括：提供半导体单元，所述半导体单元包括至少一片晶圆或者芯片；在所述半导体单元内形成沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：本专利技术实施例提供一种结构性能优越的半导体结构，包括至少一片晶圆或者芯片的半导体单元，且半导体单元内具有沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。不同于现有的各TSV结构的长度均相等的情形，本专利技术实施例提供一种全新的半导体结构，由于第一TSV结构与第二TSV结构的长度不同，使得半导体结构的内部布局更为灵活，有利于改善半导体结构的性能。另外，半导体结构还包括第一导电层，所述第一导电层与所述第一顶端相接触；第二导电层，所述第二导电层与所述第二顶端相接触，且所述第二导电层与所述第一导电层处于不同层位置。由于第一导电层与第二导电层处于不同层位置，使得导电层的布局密度显著降低，从而提高第一导电层以及第二导电层的位置精确度和形貌精确度，降低导电层布局难度；并且，由于第一TSV结构的第一顶端之间与第一导电层相接触，而不是通过至少一层导电层进行电路转接再连接至第一导电层上，因此本专利技术实施例的第一TSV结构与第一导电层之间的等效电阻值小，有利于进一步的改善半导体结构的性能，例如提高半导体结构的运行速度。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1为一种半导体结构的剖面结构示意图；图2为本专利技术一实施例提供的半导体结构的剖面结构示意图；图3为本专利技术另一实施例提供的半导体结构的剖面结构示意图；图4为本专利技术又一实施例提供的半导体结构的剖面结构示意图；图5及图6为本专利技术一实施例提供的半导体结构的制造方法各步骤对应的剖面结构示意图；图7至图11为本专利技术另一实施例提供的半导体结构制造方法各步骤对应的剖面结构示意图；图12至图14为本专利技术又一实施例提供的半导体结构的制造方法的各步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中具有TSV的半导体结构的性能有待提高，其中，半导体结构可以为单一晶圆或者单一芯片，还可以为晶圆与芯片的堆叠结构、晶圆与晶圆的堆叠结构或者芯片与芯片的堆叠结构。图1为一种半导体结构的剖面结构示意图，以半导体结构包括单一芯片为例。参考图1，芯片包括：衬底10，所述衬底10具有正面和与正面相对的背面；位于衬底10正面的介质叠层11，且介质叠层11内具有处于同层的多个相互隔开的底层导电层12，介质叠层11内还具有顶层导电层14，且顶层导电层14通过导电孔15与底层导电层12电连接；至少两个TSV结构13，每一TSV结构13贯穿所述衬底10且还位于部分介质叠层11内，且TSV结构13底端由所述衬底10背面暴露出来，TSV结构13顶端与导电层12相接触。上述半导体结构中，由于各TSV结构13的长度L均相等，使得半导体结构的性能受到限制。例如：一方面，为了实现与各TSV结构13的电连接，需要在芯片同一层有限的设计区域内设置多个相互隔开的底层导电层12，造成底层导电层12的布局密度过大，不仅会相应制造难度，且还容易导致相邻底层导电层12之间发生不必要的电连接。另一方面，某些TSV结构13实际需要与顶层导电层14或者中间导电层(未图示)电连接，中间导电层为处于底层导电层12与顶层导电层14中间的导电层，由于各TSV结构13的长度L相等，使得每一TSV结构13均先与底层导电层12相接触后，再将相应TSV结构13通过导电孔14电连接至顶层导电层，在一些情况下，甚至还需要经过多层中间导电层进行电路转接，如此，将会带来电阻值过大的问题，影响运算速度。为解决上述问题，本专利技术实施例提供一种半导体结构，半导体单元，所述半导体单元包括至少一片晶圆或者芯片；位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度于所述第二TSV结构的长度不同。通过设置具有不同长度的第一TSV结构以及第二TSV结构，使得半导体结构的结构更灵活，与第一TSV结构以及第二TSV结构电连接的导电层无需设置在同一层，且降低了半导体结构中电连接结构的电阻值。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。图2为本专利技术一实施例提供的半导体结构的剖面结构示意图。参考图2，本实施例提供的半导体结构包括：半导体单元，所述半导体单元包括至少一本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体单元，所述半导体单元包括至少一片晶圆或者芯片；/n位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
半导体单元，所述半导体单元包括至少一片晶圆或者芯片；
位于所述半导体单元内且沿第一方向排列的第一TSV结构以及第二TSV结构，所述第一TSV结构与所述第二TSV结构均沿第二方向延伸，所述第二方向与所述第一方向不同，且在沿所述第二方向上，所述第一TSV结构的长度与所述第二TSV结构的长度不同。


2.如权利要求1所述的半导体结构，其特征在于，所述第一TSV结构具有第一顶端以及与所述第一顶端相对的第一底端，所述第二TSV结构具有第二顶端以及与所述第二顶端相对的第二底端；所述第一底端与所述第二底端齐平。


3.如权利要求1或2所述的半导体结构，其特征在于，还包括：第一导电层，所述第一导电层与所述第一顶端相接触；第二导电层，所述第二导电层与所述第二顶端相接触，且所述第二导电层与所述第一导电层处于不同层位置。


4.如权利要求2所述的半导体结构，其特征在于，所述半导体单元为一片晶圆或者一个芯片；所述半导体单元包括衬底以及位于所述衬底表面的功能叠层。


5.如权利要求4所述的半导体结构，其特征在于，所述半导体单元具有正面和与所述正面相对的背面，所述正面为所述功能叠层背离所述衬底的表面，所述背面为所述衬底背离所述功能叠层的表面；所述半导体单元的背面暴露出所述第一TSV结构的第一底端；所述半导体单元的背面暴露出所述第二TSV结构的第二底端。


6.如权利要求5所述的半导体结构，其特征在于，所述第二TSV结构的第二顶端与所述衬底表面齐平；或者，所述第二TSV结构的第二顶端位于所述功能叠层内。


7.如权利要求2所述的半导体结构，其特征在于，所述半导体单元包括下层半导体单元以及与所述下层半导体单元相键合的上层半导体单元；所述第一TSV结构贯穿所述上层半导体单元，且所述第一TSV结构的第一顶端位于所述下层半导体单元内；所述第二TSV结构贯穿所述上层半导体单元，且所述第二TSV结构的第二顶端位于所述下层半导体单元内。


8.如权利要求7所述的半导体结构，其特征在于，所述半导体单元具有正面和与所述正面相对的背面，所述正面为所述上层半导体单元背离所述下层半导体单元的表面，所述背面为所述下层半导体单元背面所述上层半导体单元的表面；所述半导体单元的正面暴露出所述第一底端，所述半导体单元的正面暴露出所述第二底端。


9.如权利要求7所述的半导...

【专利技术属性】
技术研发人员：吴秉桓，刘杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34