半导体封装结构和其制造方法技术

本发明专利技术涉及一种半导体封装结构以及用于制造半导体封装结构的方法。所述半导体封装结构包含：衬底，其具有第一表面和与所述第一表面相对的第二表面；第一包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述第一包封物的所述腔的所述侧壁和所述衬底界定，且所述容纳空间具有体积容量；以及连接元件，其邻近于所述衬底的所述第一表面且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的所述体积容量。

【技术实现步骤摘要】
半导体封装结构和其制造方法
本专利技术涉及一种半导体封装结构以及一种制造方法，且涉及一种包含包封物以及延伸超出所述包封物的至少一个连接元件的半导体封装结构及其制造方法。
技术介绍
一般来说，半导体封装可包含：衬底，其具有安置在所述衬底上方的半导体裸片；插入件(interposer)；互连件(interconnects)，其用以形成所述衬底与所述插入件之间的电连接；以及模制化合物(moldingcompound)，其形成于所述衬底与所述插入件之间，以包封所述半导体裸片和所述互连件。然而，与一些半导体封装指定的厚度(例如小于约0.5毫米(mm))相比，此类半导体封装的厚度较大(例如大于约1.0毫米(mm))。另外，通过插入件表面上的垫来将半导体封装接合到主板(例如印刷电路板)可为困难的，因此，此类半导体封装的制造工艺的质量和良率可能较低。
技术实现思路
在一些实施例中，一种半导体封装结构包含：衬底，其具有第一表面以及与所述第一表面相对的第二表面；第一包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述第一包封物和所述衬底的腔的侧壁界定，且所述容纳空间具有体积容量；以及连接元件，其邻近于所述衬底的第一表面，且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的体积容量。在一些实施例中，一种用于制造半导体封装结构的方法包含：(a)提供衬底和第一半导体裸片，其中所述衬底具有第一表面和第二表面，且所述第一半导体裸片电连接到所述衬底的所述第一表面；(b)形成邻近于所述衬底的所述第一表面的至少一个焊料凸块；(c)形成第一包封物以包封所述第一半导体裸片和所述焊料凸块；(d)薄化所述第一包封物和所述焊料凸块，以截短所述焊料凸块，且形成所述第一包封物的外表面，其中所述截短的焊料凸块安置于由所述第一包封物界定的腔中，且所述腔的侧壁从所述第一包封物的所述外表面延伸到所述衬底的所述第一表面；以及(e)回焊所述截短的焊料凸块以形成连接元件，其中所述连接元件的外围表面与所述腔的侧壁之间界定一间隙，且所述连接元件延伸超出所述第一包封物的所述外表面。附图说明当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。图1说明根据本专利技术的一些实施例的半导体封装结构的剖面图。图2说明图1所示的半导体封装结构的区域‘A’的放大视图。图3说明根据本公开的一些实施例的半导体封装结构的区域的放大视图。图4说明根据本公开的一些实施例的半导体封装结构的剖面图。图5说明图4中所示的半导体封装结构的区域‘B’的放大视图。图6说明根据本公开的一些实施例的半导体封装结构的剖面图。图7说明根据本公开的一些实施例的半导体封装结构的剖面图。图8说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图9说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图10说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图11说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图12说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图13说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图14说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图15说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。图16说明根据本公开的一些实施例的用于制造半导体封装结构的方法的实例的一或多个阶段。具体实施方式贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图作出的详细描述将容易地理解本公开的实施例。以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本专利技术的某些方面。当然，这些只是实例且无意为限制性的。举例来说，在以下描述中，对第一特征在第二特征上方或第二特征上的形成的提及可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置以使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。下文详细论述本公开的实施例。但应了解，本公开提供可在多种具体上下文中实施的许多适用概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。为了增加封装密度，例如双侧组合件(dual-sideassembly)可用于半导体封装技术。一般来说，连接到外部板(例如印刷电路板(printedcircuitboard,PCB))的封装的输入/输出(input/output,I/O)端子可包含从所述封装的模制化合物暴露的外部连接件。半导体封装装置的比较性实施例可包含衬底、顶部半导体裸片、底部半导体裸片、顶部封装主体(packagebody)、底部封装主体和至少一个第一焊料凸块。所述顶部半导体裸片电连接到所述衬底的顶部表面。所述顶部封装主体覆盖所述顶部半导体裸片。所述底部半导体裸片和所述第一焊料凸块电连接到所述衬底的底部表面。所述底部封装主体覆盖所述底部半导体裸片和所述第一焊料凸块。激光烧蚀(laserablation)可用于在所述底部封装主体上形成孔，以暴露所述第一焊料凸块的一部分。将第二焊料凸块或补充焊膏(complementsolderpaste)添加到暴露的第一焊料凸块，且将那些组件融合在一起，以形成延伸超出所述底部封装主体的外部连接件。此类半导体封装装置的制造成本可相对较高。另外，此类半导体封装装置的厚度比一些半导体封装指定的厚度(例如小于约0.75mm或约0.5mm)大(例如大于约1.0mm)。另外，由于第一焊料凸块的最大直径可相对较小，例如约200微米(μm)或以下或约230μm或以下，因此外部连接件的最大直径相对较小。如本文中所使用，术语“最大直径”可指组件(其可但无需为大体上球体形或大体上球形)的任何两个边缘或外部部分之间的最大距离。因此，在此类半导体封装装置连接到外部板(例如PCB板)之后，外部连接件的应力相对较高，且下落测试性能(droptestperformance)不良。因此，半导体封装装置与外部板之间的接合的良率降低。本公开的至少一些实施例实现一种可省略补充焊膏或焊料凸块的半导体封装结构。本公开的至少一些实施例进一步提供用于制造半导体封装结构的技术。图1说明根据本公开的一些实施例的半导体封装结构4的剖面图。半导体封装结构4包含衬底1、第一半导体裸片24、第二半导体裸片25、第一包封物(encapsulant)28、第二包封本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其包括：/n衬底，其具有第一表面和与所述第一表面相对的第二表面；/n包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述包封物的所述腔的所述侧壁和所述衬底界定，且所述容纳空间具有体积容量；以及/n连接元件，其邻近于所述衬底的所述第一表面且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的所述体积容量。/n

【技术特征摘要】
20190329 US 16/370,6331.一种半导体封装结构，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；
包封物，其安置于所述衬底的所述第一表面上，且界定具有侧壁的腔，其中容纳空间由所述包封物的所述腔的所述侧壁和所述衬底界定，且所述容纳空间具有体积容量；以及
连接元件，其邻近于所述衬底的所述第一表面且在所述腔中，其中所述连接元件的体积大体上等于所述容纳空间的所述体积容量。


2.根据权利要求1所述的半导体封装结构，其中：
所述连接元件的一部分具有外围表面，且所述连接元件的所述部分的外围表面与所述腔的所述侧壁之间界定一间隙，且
所述包封物具有外表面，且所述连接元件延伸超出所述包封物的所述外表面。


3.根据权利要求2所述的半导体封装结构，其中所述间隙延伸到所述衬底的所述第一表面。


4.根据权利要求1所述的半导体封装结构，其中所述包封物具有外表面，且所述腔的所述侧壁从所述包封物的所述外表面延伸到所述衬底的所述第一表面。


5.根据权利要求1所述的半导体封装结构，其中所述腔的所述侧壁的曲率是连续的。


6.根据权利要求1所述的半导体封装结构，其中所述腔的所述侧壁界定为大体上具有球状的物体的一部分。


7.根据权利要求1所述的半导体封装结构，其中所述连接元件具有大体上球体形状的一部分的形状。


8.根据权利要求1所述的半导体封装结构，其中所述衬底包含第一电路层，所述衬底界定至少一个第一外通孔，其对应于所述包封物的所述腔，且暴露所述第一电路层的一部分，所述包封物具有外表面，所述包封物的所述腔在所述包封物的所述外表面上界定开口，且所述腔的所述开口的最大宽度W1与所述第一外通孔的最大宽度W2的比等于或大于1.08。


9.根据权利要求1所述的半导体封装结构，其中所述包封物包含邻近于所述腔的侧壁的多个第一填充物，且所述第一填充物中邻近于所述腔的所述侧壁的至少一些第一填充物是无破损的。


10.根据权利要求9所述的半导体封装结构，其中所述包封物具有外表面，且包含邻近于所述包封物的所述外表面的多个第二填充物，且所述第二填充物中的至少一些是截短的，且暴...

【专利技术属性】
技术研发人员：叶昶麟，高仁杰，陈胜育，陈昱锠，陈昱敞，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71