GOA电路以及显示面板制造技术

本申请提供一种GOA电路以及显示面板，所述GOA电路包括多级级联设置的GOA单元，每一所述GOA单元包括上拉控制模块、上拉模块、下拉模块、下拉维持模块以及自举电容，通过设计部分电路共用，每一所述GOA单元能够实现多级扫描信号输出，简化了GOA电路的结构，进而实现显示面板的窄边框设计。

【技术实现步骤摘要】
GOA电路以及显示面板
本申请涉及显示
，具体涉及一种GOA电路以及显示面板。
技术介绍
阵列基板栅极驱动技术(GateDriveronArray，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。在现有的GOA电路中，每一GOA单元对应输出一扫描信号至显示面板中相应的一栅线，该GOA电路结构占用的布线空间较大，不利于实现窄边框。
技术实现思路
本申请提供一种GOA电路以及显示面板，以解决现有技术中GOA电路占用的布线空间较大，不利于实现窄边框的技术问题。本申请提供一种GOA单元，其包括多级级联设置的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块以及自举电容；所述上拉控制模块接入第N级扫描信号以及正向扫描信号，并电性连接于第一节点，用于在所述第N级扫描信号的控制下将所述正向扫描信号输出至所述第一节点；所述上拉模块接入高电平信号以及至少两个时钟信号，并电性连接于所述第一节点，用于在所述高电平信号、所述时钟信号以及所述第一节点的电位的控制下输出与每一所述时钟信号对应的扫描信号；所述下拉模块接入所述正向扫描信号、反向扫描信号、第N+5级时钟信号、第N级时钟信号、第N+5级扫描信号、所述高电平信号以及低电平信号，并电性连接于所述第一节点及第二节点，用于在所述正向扫描信号、所述反向扫描信号、所述第N+5级时钟信号、所述第N级时钟信号、所述第N+5级扫描信号、所述高电平信号以及所述低电平信号的控制下下拉所述第一节点的电位；所述下拉维持模块接入所述低电平信号及功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，用于在所述第二节点的电位以及所述低电平信号的控制下维持所述第一节点以及相应所述扫描信号的低电位；所述自举电容的第一端接入所述低电平信号，所述自举电容的第二端电性连接于所述第一节点。在本申请提供的GOA单元中，所述上拉控制模块包括第一晶体管；所述第一晶体管的栅极接入所述第N级扫描信号，所述第一晶体管的源极接入所述正向扫描信号，所述第一晶体管的漏极与所述第一节点电性连接。在本申请提供的GOA单元中，所述上拉模块包括第二晶体管、第三晶体管以及第四晶体管；所述第二晶体管的栅极接入所述高电平信号，所述第二晶体管的源极电性连接于所述第一节点，所述第二晶体管的漏极、所述第三晶体管的栅极以及所述第四晶体管的栅极均电性连接于上拉节点，所述第三晶体管的源极接入第N+2级时钟信号，所述第三晶体管的漏极电性连接于第N+2级扫描信号输出端，所述第四晶体管的源极接入第N+3级时钟信号，所述第四晶体管的漏极电性连接于第N+3极扫描信号输出端。在本申请提供的GOA单元中，所述上拉模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；所述第二晶体管的栅极以及所述第五晶体管的栅极均接入所述高电平信号，所述第二晶体管的源极与所述第五晶体管的源极均电性连接于所述第一节点，所述第二晶体管的漏极与所述第三晶体管的栅极均电性连接于第一上拉节点，所述第三晶体管的源极接入第N+2级时钟信号，所述第三晶体管的漏极电性连接于第N+2级扫描信号输出端，所述第五晶体管的漏极与所述第四晶体管的栅极均电性连接于第二上拉节点，所述第四晶体管的源极接入第N+3级时钟信号，所述第四晶体管的漏极电性连接于第N+3极扫描信号输出端。在本申请提供的GOA单元中，所述下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第二电容；所述第六晶体管的栅极、所述第二电容的第一端、所述第七晶体管的漏极、所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述第二节点，所述第六晶体管的漏极电性连接于所述第一节点，所述第六晶体管的源极、所述第二电容的第二端、所述第七晶体管的源极、所述第八晶体管的源极以及所述第九晶体管的源极均接入所述低电平信号，所述第七晶体管的栅极接入所述功能控制信号，所述第八晶体管的漏极电性连接于所述第N+2级扫描信号输出端，所述第九晶体管的漏极电性连接于所述第N+3级扫描信号输出端。在本申请提供的GOA单元中，所述上拉模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第十晶体管以及第十一晶体管；所述第二晶体管的栅极、所述第五晶体管的栅极以及所述第十晶体管的栅极均接入所述高电平信号，所述第二晶体管的源极、所述第五晶体管的源极以及所述第十晶体管的源极均电性连接于所述第一节点，所述第二晶体管的漏极与所述第三晶体管的栅极均电性连接于第一上拉节点，所述第三晶体管的源极接入第N+2级时钟信号，所述第三晶体管的漏极电性连接于第N+2级扫描信号输出端，所述第五晶体管的漏极与所述第四晶体管的栅极均电性连接于第二上拉节点，所述第四晶体管的源极接入第N+3级时钟信号，所述第四晶体管的漏极电性连接于第N+3极扫描信号输出端，所述第十晶体管的漏极与所述第十一晶体管的栅极均电性连接于第三上拉节点，所述第十一晶体管的源极接入第N+4级时钟信号，所述第十一晶体管的漏极电性连接于第N+4极扫描信号输出端。在本申请提供的GOA单元中，所述下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十二晶体管以及第二电容；所述第六晶体管的栅极、所述第二电容的第一端、所述第七晶体管的漏极、所述第八晶体管的栅极、所述第九晶体管的栅极以及第十二晶体管的栅极均电性连接于所述第二节点，所述第六晶体管的漏极电性连接于所述第一节点，所述第六晶体管的源极、所述第二电容的第二端、所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极以及所述第十二晶体管的源极均接入所述低电平信号，所述第七晶体管的栅极接入所述功能控制信号，所述第八晶体管的漏极电性连接于所述第N+2级扫描信号输出端，所述第九晶体管的漏极电性连接于所述第N+3级扫描信号输出端，所述第十二晶体管的漏极电性连接于所述第N+4级扫描信号输出端。在本申请提供的GOA单元中，所述下拉模块包括第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管以及第十七晶体管；所述第十三晶体管的栅极接入所述正向扫描信号，所述第十三晶体管的源极接入所述第N+5级时钟信号，所述第十三晶体管的漏极与所述第十四晶体管的漏极以及所述第十五晶体管的栅极电性连接，所述第十四晶体管的源极接入所述第N级时钟信号，所述第十四晶体管的栅极与所述第十六晶体管的源极均接入所述反向扫描信号，所述第十六晶体管的栅极接入所述第N+5级扫描信号，所述第十六晶体管的漏极与所述第十七晶体管的栅极均电性连接于所述第一节点，所述第十七晶体管的源极接入所述低电平信号，所述第十七晶体管的漏极以及所述第十五晶体管的漏极均电性连接于所述第二节点，所述第十五晶体管的源极接入所述高电平信号。在本申请提供的GOA单元中，述正向扫描信号与所述反向扫描信号反相。相应的，本申请还本文档来自技高网...

【技术保护点】
1.一种GOA单元，其特征在于，包括多级级联设置的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块以及自举电容；/n所述上拉控制模块接入第N级扫描信号以及正向扫描信号，并电性连接于第一节点，用于在所述第N级扫描信号的控制下将所述正向扫描信号输出至所述第一节点；/n所述上拉模块接入高电平信号以及至少两个时钟信号，并电性连接于所述第一节点，用于在所述高电平信号、所述时钟信号以及所述第一节点的电位的控制下输出与每一所述时钟信号对应的扫描信号；/n所述下拉模块接入所述正向扫描信号、反向扫描信号、第N+5级时钟信号、第N级时钟信号、第N+5级扫描信号、所述高电平信号以及低电平信号，并电性连接于所述第一节点及第二节点，用于在所述正向扫描信号、所述反向扫描信号、所述第N+5级时钟信号、所述第N级时钟信号、所述第N+5级扫描信号、所述高电平信号以及所述低电平信号的控制下下拉所述第一节点的电位；/n所述下拉维持模块接入所述低电平信号及功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，用于在所述第二节点的电位以及所述低电平信号的控制下维持所述第一节点以及相应所述扫描信号的低电位；/n所述自举电容的第一端接入所述低电平信号，所述自举电容的第二端电性连接于所述第一节点。/n...

【技术特征摘要】
1.一种GOA单元，其特征在于，包括多级级联设置的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块以及自举电容；
所述上拉控制模块接入第N级扫描信号以及正向扫描信号，并电性连接于第一节点，用于在所述第N级扫描信号的控制下将所述正向扫描信号输出至所述第一节点；
所述上拉模块接入高电平信号以及至少两个时钟信号，并电性连接于所述第一节点，用于在所述高电平信号、所述时钟信号以及所述第一节点的电位的控制下输出与每一所述时钟信号对应的扫描信号；
所述下拉模块接入所述正向扫描信号、反向扫描信号、第N+5级时钟信号、第N级时钟信号、第N+5级扫描信号、所述高电平信号以及低电平信号，并电性连接于所述第一节点及第二节点，用于在所述正向扫描信号、所述反向扫描信号、所述第N+5级时钟信号、所述第N级时钟信号、所述第N+5级扫描信号、所述高电平信号以及所述低电平信号的控制下下拉所述第一节点的电位；
所述下拉维持模块接入所述低电平信号及功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述扫描信号输出端，用于在所述第二节点的电位以及所述低电平信号的控制下维持所述第一节点以及相应所述扫描信号的低电位；
所述自举电容的第一端接入所述低电平信号，所述自举电容的第二端电性连接于所述第一节点。


2.根据权利要求1所述的GOA单元，其特征在于，所述上拉控制模块包括第一晶体管；
所述第一晶体管的栅极接入所述第N级扫描信号，所述第一晶体管的源极接入所述正向扫描信号，所述第一晶体管的漏极与所述第一节点电性连接。


3.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二晶体管、第三晶体管以及第四晶体管；
所述第二晶体管的栅极接入所述高电平信号，所述第二晶体管的源极电性连接于所述第一节点，所述第二晶体管的漏极、所述第三晶体管的栅极以及所述第四晶体管的栅极均电性连接于上拉节点，所述第三晶体管的源极接入第N+2级时钟信号，所述第三晶体管的漏极电性连接于第N+2级扫描信号输出端，所述第四晶体管的源极接入第N+3级时钟信号，所述第四晶体管的漏极电性连接于第N+3极扫描信号输出端。


4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；
所述第二晶体管的栅极以及所述第五晶体管的栅极均接入所述高电平信号，所述第二晶体管的源极与所述第五晶体管的源极均电性连接于所述第一节点，所述第二晶体管的漏极与所述第三晶体管的栅极均电性连接于第一上拉节点，所述第三晶体管的源极接入第N+2级时钟信号，所述第三晶体管的漏极电性连接于第N+2级扫描信号输出端，所述第五晶体管的漏极与所述第四晶体管的栅极均电性连接于第二上拉节点，所述第四晶体管的源极接入第N+3级时钟信号，所述第四晶体管的漏极电性连接于第N+3级扫描信号输出端。


5.根据权利要求3或4所述的GOA电路，其特征在于，所述下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第二电容；
所述第六晶体管的栅极、所述第二电容的第一端、所述第七晶体管的漏极、所述第八晶体管的栅极以及所述第九晶体管的栅极均电性连接于所述第二节点，所述第六晶体管的漏极电性连接于所述第一节点，所述第...

【专利技术属性】
技术研发人员：陶健，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42