像素驱动电路及其驱动方法、显示面板技术

本申请公开一种像素驱动电路及其驱动方法，显示面板，像素驱动电路包括：发光器件，驱动晶体管，至少包括存储电容、第一晶体管、第二晶体管及补偿晶体管的补偿模块及至少包括数据写入晶体管的数据写入模块。存储电容串联在补偿晶体管源极或漏极中的一者与驱动晶体管的栅极之间，通过与驱动晶体管栅极连接的第一晶体管将第一复位信号传输至驱动晶体管栅极，通过第二晶体管将第二复位信号传输至驱动晶体管的源极或漏极；通过补偿晶体管、第二晶体管和存储电容补偿驱动晶体管的阈值电压；通过与存储电容的上极板连接的数据写入晶体管将数据信号传输至驱动晶体管的栅极；以实现对驱动晶体管阈值电压的补偿，改善显示效果。

【技术实现步骤摘要】
像素驱动电路及其驱动方法、显示面板
本申请涉及显示
，尤其涉及一种像素驱动电路及其驱动方法、显示面板。
技术介绍
低温多晶硅技术被广泛用于显示装置中，但由于多晶硅自身存在晶粒间界和大量的间界缺陷态密度，使得各个晶体管的阈值电压不同，且在长时间栅偏压的作用下晶体管的阈值电压会发生偏移，导致显示面板显示时，显示画面会出现显示亮度不均、闪烁等问题，影响显示品质。
技术实现思路
本申请实施例提供一种像素驱动电路及其驱动方法、显示面板，可以补偿驱动晶体管的阈值电压，改善显示面板的显示效果。本申请实施例提供一种像素驱动电路，包括：发光器件，驱动晶体管，补偿模块及数据写入模块；所述驱动晶体管用于为所述发光器件提供驱动电流；所述补偿模块至少包括：存储电容，所述存储电容用于维持所述驱动晶体管的栅极电压；第一晶体管，所述第一晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接，所述第一晶体管用于将第一复位信号传输至所述驱动晶体管的栅极；第二晶体管，所述第二晶体管用于将第二复位信号传输至所述驱动晶体管的源极或漏极中的一者；补偿晶体管，所述存储电容串联在所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的所述栅极之间，所述补偿晶体管的所述源极或所述漏极中的另一者与所述驱动晶体管的所述源极或所述漏极中的一者连接，所述补偿晶体管用于与所述第二晶体管、所述存储电容补偿所述驱动晶体管的阈值电压；所述数据写入模块至少包括：数据写入晶体管，所述数据写入晶体管的源极或漏极中的一者与所述存储电容的上极板连接，所述数据写入晶体管用于将数据信号写入所述存储电容，并将所述数据信号传输至所述驱动晶体管的栅极。本申请还提供一种像素驱动电路的驱动方法，用于驱动所述的像素驱动电路，在第N帧周期内，所述驱动方法包括：初始化阶段，所述补偿模块的所述第一晶体管将所述第一复位信号传输至所述驱动晶体管的所述栅极，初始化所述驱动晶体管的所述栅极电压，所述第二晶体管、所述补偿晶体管及所述存储电容补偿所述驱动晶体管的阈值电压；数据写入阶段，所述存储电容写入所述数据信号，并将所述数据信号传输至所述驱动晶体管的所述栅极。本申请还提供一种显示面板，包括像素驱动电路，所述像素驱动电路包括：存储电容；以及，发光器件，所述发光器件的阴极与第一电压端连接；第一晶体管，所述第一晶体管的栅极与第一扫描信号线连接，所述第一晶体管的源极或漏极中的一者与第一复位信号线连接，所述源极或所述漏极中的另一者与第八晶体管的栅极连接；第二晶体管，所述第二晶体管的栅极与所述第一扫描信号线连接，所述第二晶体管的源极或漏极中的一者与第二复位信号线连接；第三晶体管，所述第三晶体管的栅极与所述第一扫描信号线连接，所述存储电容串联在所述第三晶体管的源极或漏极中的一者与所述第八晶体管的所述栅极之间，所述第三晶体管的所述源极或所述漏极中的另一者与所述第八晶体管的源极或漏极中的一者连接；第四晶体管，所述第四晶体管的栅极与第二扫描信号线连接，所述第四晶体管的源极或漏极中的一者与数据信号线连接，所述源极或所述漏极中的另一者与所述存储电容的上极板连接。本申请实施例提供的像素驱动电路及其驱动方法，显示面板，所述像素驱动电路包括：发光器件，驱动晶体管，补偿模块及数据写入模块；所述驱动晶体管用于为所述发光器件提供驱动电流；所述补偿模块至少包括：存储电容，所述存储电容用于维持所述驱动晶体管的栅极电压；第一晶体管，所述第一晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接，所述第一晶体管用于将第一复位信号传输至所述驱动晶体管的所述栅极；第二晶体管，所述第二晶体管用于将第二复位信号传输至所述驱动晶体管的源极或漏极中的一者；补偿晶体管，所述存储电容串联在所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的所述栅极之间，所述补偿晶体管的所述源极或所述漏极中的另一者与所述驱动晶体管的所述源极或所述漏极中的一者连接，所述补偿晶体管用于与所述第二晶体管、所述存储电容补偿所述驱动晶体管的阈值电压；所述数据写入模块至少包括：数据写入晶体管，所述数据写入晶体管的源极或漏极中的一者与所述存储电容的上极板连接，所述数据写入晶体管用于将数据信号写入所述存储电容，并将所述数据信号传输至所述驱动晶体管的所述栅极；以实现对所述驱动晶体管阈值电压的补偿，从而改善显示效果。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1A～图1D为本申请的实施例提供的像素驱动电路的原理图；图2A～图2F为本申请的实施例提供的像素驱动电路的结构示意图；图3A～图3C为本申请的实施例提供的像素驱动电路的工作时序图；图4A～图4F为本申请的实施例提供的像素驱动电路的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。具体地，请参阅图1A～图1D，其为本申请的实施例提供的像素驱动电路的原理图；如图2A～图2F，其为本申请的实施例提供的像素驱动电路的结构示意图；如图3A～图3C，其为本申请的实施例提供的像素驱动电路的工作时序图。本申请提供一种像素驱动电路，包括：发光器件D1，驱动晶体管Td，补偿模块100及数据写入模块200；所述驱动晶体管Td用于为所述发光器件D1提供驱动电流；所述补偿模块100至少包括：存储电容Cst，所述存储电容Cst用于维持所述驱动晶体管Td的栅极电压；第一晶体管T1，所述第一晶体管T1的源极或漏极中的一者与所述驱动晶体管Td的栅极连接，所述第一晶体管T1用于将第一复位信号VI1传输至所述驱动晶体管Td的所述栅极；第二晶体管T2，所述第二晶体管T2用于将第二复位信号VI2传输至所述驱动晶体管Td的源极或漏极中的一者；补偿晶体管T3，所述存储电容Cst串联在所述补偿晶体管T3的源极或漏极中的一者与所述驱动晶体管Td的所述栅极之间，所述补偿晶体管T3的所述源极或所述漏极中的另一者与所述驱动晶体管Td的所述源极或所述漏极中的一者连接，所述补偿晶体管T3用于与所述第二晶体管T2、所述存储电容Cst补偿所述驱动晶体管Td的阈值电压Vth；所述数据写入模块200至少包括：数据写入晶体管T4，所述数据写入晶体管T4的源极或漏极中的一者与所述存储电容Cst的上极板连接，所述数据写入晶体管T4用于将数据信号Vdata写入所述存储电容Cst，并将所述数据信号Vdata传输至所述驱动晶体管Td的所述栅极。所述像素驱动电路通过所述补偿模块100中的所述第一晶体管T1实现对所述驱动晶体管Td栅极电压的复位，通过所述补偿模块100中的所述第二晶体管T2、所述补偿晶体管T3及所述存储电容Cst实现对所述驱动晶体管Td阈值电压Vth的采样及补偿，以改善显示效果，并降低功本文档来自技高网...

【技术保护点】
1.一种像素驱动电路，其特征在于，包括：发光器件，驱动晶体管，补偿模块及数据写入模块；所述驱动晶体管用于为所述发光器件提供驱动电流；所述补偿模块至少包括：/n存储电容，所述存储电容用于维持所述驱动晶体管的栅极电压；/n第一晶体管，所述第一晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接，所述第一晶体管用于将第一复位信号传输至所述驱动晶体管的所述栅极；/n第二晶体管，所述第二晶体管用于将第二复位信号传输至所述驱动晶体管的源极或漏极中的一者；/n补偿晶体管，所述存储电容串联在所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的所述栅极之间，所述补偿晶体管的所述源极或所述漏极中的另一者与所述驱动晶体管的所述源极或所述漏极中的一者连接，所述补偿晶体管用于与所述第二晶体管、所述存储电容补偿所述驱动晶体管的阈值电压；/n所述数据写入模块至少包括：数据写入晶体管，所述数据写入晶体管的源极或漏极中的一者与所述存储电容的上极板连接，所述数据写入晶体管用于将数据信号写入所述存储电容，并将所述数据信号传输至所述驱动晶体管的所述栅极。/n

【技术特征摘要】
20200724 CN 2020107248889;20200724 CN 2020214982561.一种像素驱动电路，其特征在于，包括：发光器件，驱动晶体管，补偿模块及数据写入模块；所述驱动晶体管用于为所述发光器件提供驱动电流；所述补偿模块至少包括：
存储电容，所述存储电容用于维持所述驱动晶体管的栅极电压；
第一晶体管，所述第一晶体管的源极或漏极中的一者与所述驱动晶体管的栅极连接，所述第一晶体管用于将第一复位信号传输至所述驱动晶体管的所述栅极；
第二晶体管，所述第二晶体管用于将第二复位信号传输至所述驱动晶体管的源极或漏极中的一者；
补偿晶体管，所述存储电容串联在所述补偿晶体管的源极或漏极中的一者与所述驱动晶体管的所述栅极之间，所述补偿晶体管的所述源极或所述漏极中的另一者与所述驱动晶体管的所述源极或所述漏极中的一者连接，所述补偿晶体管用于与所述第二晶体管、所述存储电容补偿所述驱动晶体管的阈值电压；
所述数据写入模块至少包括：数据写入晶体管，所述数据写入晶体管的源极或漏极中的一者与所述存储电容的上极板连接，所述数据写入晶体管用于将数据信号写入所述存储电容，并将所述数据信号传输至所述驱动晶体管的所述栅极。


2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动晶体管与所述第一晶体管、所述第二晶体管、所述补偿晶体管及所述数据写入晶体管的类型不同。


3.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动晶体管为硅晶体管，所述第一晶体管、所述第二晶体管、所述补偿晶体管及所述数据写入晶体管为氧化物晶体管。


4.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动晶体管为P型晶体管；所述第一晶体管、所述第二晶体管、所述补偿晶体管及所述数据写入晶体管为N型晶体管。


5.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括用于控制所述发光器件发光的发光控制模块，所述发光控制模块至少包括：
第一开关晶体管，所述第一开关晶体管的源极或漏极中的一者与第二电压端连接，所述源极或所述漏极中的另一者与所述驱动晶体管的所述源极或所述漏极中的一者连接；
第二开关晶体管，所述第二开关晶体管的源极或漏极中的一者与所述驱动晶体管的所述源极或所述漏极中的一者连接，所述源极或所述漏极中的另一者与所述发光器件的阳极连接。


6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一开关晶体管的栅极与第一发光控制信号线连接，所述第二开关晶体管的栅极与第二发光控制信号线连接，所述第二晶体管的源极或漏极中的一者与所述第二开关晶体管的所述源极或所述漏极中的一者连接，所述第二晶体管用于将所述第二复位信号传输至所述发光器件的所述阳极。


7.根据权利要求6所述的像素驱动电路，其特征在于，所述第二发光控制信号线载入的第二发光控制信号滞后所述第一发光控制信号线载入的第一发光控制信号，所述第一复位信号与所述第二复位信号的电压值相等。


8.根据权利要求5所述的像素驱动电路，其特征在于，所述第二晶体管的所述源极或所述漏极中的一者与所述驱动晶体管的所述源极或所述漏极中的一者连接。


9.根据权利要求8所述的像素驱动电路，其特征在于，所述像素驱动电路还包括复位模块，所述复位模块至少包括：复位晶体管，所述复位晶体管的源极或漏极中的一者与所述发光器件的所述阳极连接，所述复位晶体管用于将所述第一复位信号传输至所述发光器件的所述阳极。


10.根据权利要求9所述的像素驱动电路，其特征在于，所述复位晶体管的栅极、所述第一开关晶体管的栅极及所述第二开关晶...

【专利技术属性】
技术研发人员：王选芸，戴超，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北;42