一种基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法技术

本发明专利技术提供一种基于Cortex‑M0+微控制器仿真MSI数字逻辑芯片的方法。通过UART或可选的WIFI设置所仿真芯片的型号，端口状态通过WIFI发送到PC机，实现电平可视化显示。本发明专利技术提供一个高性价比、易于使用的MSI数字逻辑芯片仿真方法。

【技术实现步骤摘要】
一种基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法
本专利技术涉及数字电子
，特别涉及一种仿真MSI（中规模集成电路）数字逻辑芯片的设计方法。
技术介绍
数字电子技术实验是电子类课程的主要实验课程。其课程的主要目的是，通过实验，使学生掌握数字逻辑芯片的使用方法和数字逻辑单元电路的功能。目前通常采用MSI中小规模数字逻辑芯片如74LS系列与CD4000系列进行实验。目前的数字电子技术实验由数字电子技术实验箱来完成。实验箱提供电源、信号源、开关电平、指示灯、按键、蜂鸣器和数码管等，并由学生在面包板上利用74系列或CD4000系列芯片搭建数字电路，完成实验的过程。目前的数字电子技术实验过程存在的技术问题有：（1）以74系列为例，74系列的型号数量很多，达185种。因教学经费限制，实验室不可能准备所有的型号，只能准备少数典型的数字芯片，限制了学生在设计实验方案时的选择范围。（2）每次实验前，教师需要检查、分发多种芯片，种类和数量都很多。实验完成后，教师需要回收、按型号进行分类、并检查芯片是否损坏，工作量很大。（3）损耗较大。因学生初学本课程，经常出现由电源接反损坏芯片的现象，每个学期需要采购新的芯片。
技术实现思路
本专利技术要解决的技术问题之一，如何基于Cortex-M0+微控制器，仿真MSI数字逻辑芯片。一种基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法，所述的Cortex-M0+微控制器的通用I/O端口引脚至少比所仿真的芯片的引脚总数多2个，多出的引脚用于设置芯片类型和输出引脚的电平状态，仿真的方法包括如下步骤：步骤一：根据所要仿真的不同的芯片功能，分别编写对应的端口初始化程序和中断处理程序；步骤二：将需要实现仿真的芯片型号保存在参数区；步骤三：上电复位后，根据参数区的芯片型号，调用对应的端口初始化程序，并配置中断处理程序到中断向量；步骤四：将Cortex-M0+微控制器输入和输出的状态，发送到PC机或智能终端。进一步的，微控制器还设有WIFI通讯电路，以便于设置芯片型号和读取输入输出的端口电平；微控制器通2线制的UART与WIFI通讯。进一步的，仿真组合逻辑电路时，端口初始化程序和中断处理程序的编写方法如下：步骤一,根据所仿真的芯片功能，配置微控制器端口:将输入端口配置为内部上拉输入，将输出端口配置为开漏输出或推挽输出；当逻辑芯片输出类型为三态门时且输出为高阻态，将对应的端口配置为高阻的输入;步骤二：端口电平发生变化时，进入中断程序:当输入端口为低电平，则配置高电平中断；当输入端口为高电平，则配置低电平中断；步骤三：程序读取所有输入端口的电平，并根据所仿真的芯片功能，设置输出端口电平；步骤四：根据输入端口的电平，重新配置端口的中断类型。进一步的，仿真时序逻辑电路时，端口初始化程序和中断处理程序的编写方法如下：步骤一：根据所仿真的芯片功能，配置微控制器端口：将输入端口配置为内部上拉输入，将输出端口配置为开漏输出或推挽输出；当逻辑芯片输出类型为三态门时且输出为高阻态，将对应的端口配置为高阻的输入。步骤二：根据所仿真的芯片功能，配置微控制器端口：将时钟端口配置为有效沿中断，异步复位或异步置数的相关端口配置有效电平中断；步骤三：在微控制器内定义一个全局变量，保存内部触发器状态;步骤四：中断程序读取中断状态:如果是时钟端口引起的中断，根据步骤三所述的全局变量、相关输入端口电平，以及所仿真的芯片功能，修改全局变量的值，并设置输出端口电平；如果是异步复位端口引起的中断，将全局变量清零，并设置输出端口电平；如果是异步置数端口引起的中断，将全局变量设置为置数端电平数值，并设置输出端口电平。进一步的，当需要重新设置芯片功能时，其步骤为：（1）PC或智能终端发送设置芯片型号的命令给微控制器；（2）微控制器收到命令后，修改参数区的芯片型号；（3）微控制器重新复位，实现新的逻辑芯片功能。进一步的，微控制器可以通过WIFI将当前的输入端口与输出端口的电平状态，发送到PC或智能终端以实现可视化显示。本专利技术的有益效果是本专利技术所述的仿真方法，充分利用Cortex-M0+微控制器的优点，由Cortex-M0+微控制器仿真实现所需要的中小规模数字芯片，减少了实验过程中的准备和检查的工作量，减少了实验芯片的损耗，提高了实验效果；同时，也为开放性实验课程提供方便。附图说明图1为HC32L130F8UA仿真一个三线输入八线输出的74LS138的电路原理图图2为HC32L130F8UA仿真一个异步清零十进制计数器74LS160的电路原理图图3为信号传输示意图。具体实施方式下面参照附图结合实施例对本专利技术作进一步的说明。Cortex-M0+微控制器是ARM公司的32位CPU平台。为叙述方便，本专利技术以HC32L130微控制器为例，说明本专利技术的实现方法。HC32L130微控制器以Cortex-M0+为内核的，最高频率为48MHz。它有三种不同封装，分别为：LQFP-48，QFN-32，SSOP-28。其中QFN-32封装大小为4mm*4mm，型号为HC32L130F8UA，售价为每片2.69元。该微控制器仅需要一个电阻，两个电容即可以构成一个最小系统，其电路可在DIP16封装尺寸内实现。利用HC32L130F8UA仿真一个三线输入八线输出的74LS138的电路原理图如图１所示。HC32L130F8UA初始化程序编制的主要要点包括：(1)根据74LS138的逻辑功能，HC32L130F8UA对应的P1－P6为输入，P8为GND引脚，P16为电源引脚，配置为内部上拉输入；P7，P9－P15为输出引脚，配置为推挽输出。(2)读取输入引脚的电平，并根据74LS138的功能表计算Y0－Y7的输出，并通过P7，P9－P15端口输出。(3)为输入配置为合适的电平中断。如，复位后，P１引脚为低电平，则设置为高电平中断；P2引脚为高电平，则设置为低电平中断。HC32L130F8UA中断程序编制的主要要点包括：(1)读取输入引脚的电平，并根据74LS138的功能表计算Y0－Y7的输出，并通过P7，P9－P15端口输出。(2)为输入配置为合适的电平中断。如，进入中断后，P１引脚为低电平，则设置为高电平中断；P2引脚为高电平，则设置为低电平中断。利用HC32L130F8UA仿真一个异步清零十进制计数器74LS160的电路原理图如图2所示。HC32L130F8UA初始化程序编制的主要要点包括：(1)根据74LS160的逻辑功能，HC32L130F8UA对应P1－P7，P9，P10为输入，P8为GND引脚，P16为电源引脚，配置为内部上拉输入；P7，P11－P15为输出引脚，配置为推挽输出。(2)定本文档来自技高网...

【技术保护点】
1.一种基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法，其特征在于，所述的Cortex-M0+微控制器的通用I/O端口引脚至少比所仿真的芯片的引脚总数多2个，多出的引脚用于设置芯片类型和输出引脚的电平状态，仿真的方法包括如下步骤：/n步骤一：根据所要仿真的不同的芯片功能，分别编写对应的端口初始化程序和中断处理程序；/n步骤二：将需要实现仿真的芯片型号保存在参数区；/n步骤三：上电复位后，根据参数区的芯片型号，调用对应的端口初始化程序，并配置中断处理程序到中断向量；/n步骤四：将Cortex-M0+微控制器输入和输出的状态，发送到PC机或智能终端。/n

【技术特征摘要】
1.一种基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法，其特征在于，所述的Cortex-M0+微控制器的通用I/O端口引脚至少比所仿真的芯片的引脚总数多2个，多出的引脚用于设置芯片类型和输出引脚的电平状态，仿真的方法包括如下步骤：
步骤一：根据所要仿真的不同的芯片功能，分别编写对应的端口初始化程序和中断处理程序；
步骤二：将需要实现仿真的芯片型号保存在参数区；
步骤三：上电复位后，根据参数区的芯片型号，调用对应的端口初始化程序，并配置中断处理程序到中断向量；
步骤四：将Cortex-M0+微控制器输入和输出的状态，发送到PC机或智能终端。


2.根据权利要求1所述的基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法，其特征在于，微控制器还设有WIFI通讯电路，以便于设置芯片型号和读取输入输出的端口电平；微控制器通2线制的UART与WIFI通讯。


3.根据权利要求1所述的基于Cortex-M0+微控制器仿真MSI数字逻辑芯片的方法，其特征在于，仿真组合逻辑电路时，端口初始化程序和中断处理程序的编写方法如下：
步骤一,根据所仿真的芯片功能，配置微控制器端口:将输入端口配置为内部上拉输入，将输出端口配置为开漏输出或推挽输出；当逻辑芯片输出类型为三态门时且输出为高阻态，将对应的端口配置为高阻的输入;
步骤二：端口电平发生变化时，进入中断程序:当输入端口为低电平，则配置高电平中断；当输入端口为高电平，则配置低电平中断；
步骤三：程序读取所有输入端口的电平，并根据所仿真的芯片功能，设置输出端口电平；
步骤四：根据输入端口的电平，重新配置端口的中断类型。<...

【专利技术属性】
技术研发人员：陈松岭，贾瑞芬，陈江红，
申请(专利权)人：福建工程学院，
类型：发明
国别省市：福建;35