一种半导体器件的形成方法技术

本发明专利技术实施例提供了一种半导体器件的形成方法。本发明专利技术实施例通过刻蚀预定的鳍部和所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。能够避免半导体器件形成缺陷，提高半导体器件的良率。

【技术实现步骤摘要】
一种半导体器件的形成方法
本专利技术涉及半导体
，尤其涉及一种半导体器件的形成方法。
技术介绍
随着集成电路的制造工艺的不断发展，现有的集成电路的特征尺寸不断减小。然而，现有的半导体器件中会出现缺陷，半导体器件的良率有待提高。
技术实现思路
有鉴于此，本专利技术实施例提供了一种半导体器件的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域；形成覆盖所述半导体衬底和所述鳍部的停止层；形成覆盖所述停止层的介质层；刻蚀所述第一间距区域的所述半导体衬底，形成第一浅沟槽隔离结构；刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。进一步地，所述介质层的材料为氧化硅，所述停止层包括硅层。进一步地，所述停止层还包括位于硅层下方的氧化硅层。进一步地，所述第一间距区域的尺寸大于所述第二间距区域的尺寸。进一步地，在所述刻蚀所述第一间距区域的所述半导体衬底前，所述方法还包括：刻蚀所述第一间距区域的所述介质层。进一步地，在所述刻蚀所述第一间距区域的所述半导体衬底后，所述方法还包括：采用湿法刻蚀工艺去除所述介质层。进一步地，在所述采用湿法刻蚀工艺去除所述介质层后，所述方法还包括：氧化所述停止层中的硅层。进一步地，在所述氧化所述停止层后，所述方法还包括：采用湿法刻蚀工艺去除所述停止层。进一步地，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底前，所述方法还包括：形成覆盖所述鳍部的保护层；形成覆盖所述保护层的掩膜层，所述掩膜层在预定的鳍部上方具有开口。进一步地，在所述刻蚀预定的鳍部和所述鳍部下方的半导体衬底后，所述方法还包括：采用剥离工艺去除所述掩膜层；采用湿法刻蚀工艺去除所述保护层。进一步地，在采用湿法刻蚀工艺去除所述保护层后，所述方法还包括：采用湿法刻蚀工艺去除所述停止层。本专利技术实施例通过刻蚀预定的鳍部和所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。能够避免半导体器件形成缺陷，提高半导体器件的良率。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：图1是SRAM器件的一个存储单元的电路图；图2是SRAM器件的一个存储单元的结构的俯视图；图3和图4是SRAM的鳍部的截面示意图；图5-图8是对比例的半导体器件的形成方法的各步骤结构示意图；图9是对比例的半导体器件的形成方法所形成的具有缺陷的结构示意图；图10-图11是另一对比例的半导体器件的形成方法的各步骤结构示意图；图12是本专利技术实施例的半导体器件的形成方法的流程图；图13-图24是本专利技术实施例的半导体器件的形成方法的各步骤结构示意图。具体实施方式以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本专利技术的描述中，除非另有说明，“多层”的含义是两层或两层以上。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。为便于描述这里可以使用诸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空间关系术语以描述如附图所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间关系术语旨在概括除附图所示取向之外器件在使用或操作中的器件的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。静态随机存取存储器(StaticRandom-AccessMemory，SRAM)是随机存取存储器的一种。以SRAM为例，SRAM一个存储单元的电路图如图1所示，SRAM一个存储单元中包括PU1、PU2、PD1、PD2、PG1以及PG2六个场效应晶体管。图2是SRAM一个存储单元的结构的俯视图。如图2所示，所述SRAM包括鳍部11和栅极结构16。在形成图2所示的结构的过程中，先形成相同间隔的多个鳍部，由于需要形成不同类型的半导体结构，因此，要刻蚀部分区域的鳍部。图3和图4是SRAM的鳍部的截面示意图。在形成该如图3所示的结构的过程中，会刻蚀区域1的鳍部。在形成该如图4所示的结构的过程中，需要刻蚀区域1的鳍部和区域2的鳍部，以及刻蚀区域2的半导体衬底，形成浅沟槽隔离结构。在后续工艺中，在所述鳍部上形成图案化的栅极结构，由此，在半导体衬底上形成PU1、PU2、PD1、PD2、PG1以及PG2等不同的晶体管，以形成具有图1所示电路结构的SRAM的存储单元。然而，由于半导体器件的特征尺寸的不断减小，在较小节点的工艺制程中，现有的设备无法制造满足要求的鳍部间距。同时，浅沟槽隔离区的尺寸也无法达到目标的尺寸。现有的生产工艺无法确保半导体器件的性能。在一个对比例中，半导体器件的形成方法包括如下步骤：步骤S1、刻蚀预定的鳍部。步骤S2、形成覆盖鳍部的氧化层。步骤S3、刻蚀预定区域，以形成浅沟槽隔离结构(ShallowTrenchIsolation，STI)。在步骤S1中，刻蚀预定的鳍部11。具体地，如图5所示，在所述鳍部11的上方分别形成有介质层12和光刻胶层13。所述光刻胶层13在所述预定鳍部11的上方具有开口。如图6所示，刻蚀所述光刻胶层的开口区域，以去除预定的鳍部。在去除预定的鳍部后，去除所述光刻胶层和所述介质层。在步骤S2中，形成覆盖鳍部11的氧化层14。具体地，如图7所示，形成覆盖鳍部11的氧化层14。在步骤S3中，刻蚀预定区域，以形成浅沟槽隔离结构15。具体地，如图8所示，刻蚀预定区域，以形成浅沟槽隔离结构15。然而，采用该方法会形成如图9中区域3所示本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域；/n形成覆盖所述半导体衬底和所述鳍部的停止层；/n形成覆盖所述停止层的介质层；/n刻蚀所述第一间距区域的所述半导体衬底，形成第一浅沟槽隔离结构；/n刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有多个鳍部，相邻所述鳍部之间的区域为第一间距区域或第二间距区域；
形成覆盖所述半导体衬底和所述鳍部的停止层；
形成覆盖所述停止层的介质层；
刻蚀所述第一间距区域的所述半导体衬底，形成第一浅沟槽隔离结构；
刻蚀相邻所述第一浅沟槽隔离结构之间的至少一个所述鳍部和至少一个所述鳍部下方的半导体衬底，形成第二浅沟槽隔离结构。


2.根据权利要求1所述的形成方法，其特征在于，所述介质层的材料为氧化硅，所述停止层包括硅层。


3.根据权利要求2所述的形成方法，其特征在于，所述停止层还包括位于硅层下方的氧化硅层。


4.根据权利要求1所述的形成方法，其特征在于，所述第一间距区域的尺寸大于所述第二间距区域的尺寸。


5.根据权利要求1所述的形成方法，其特征在于，在所述刻蚀所述第一间距区域的所述半导体衬底前，所述方法还包括：
刻蚀所述第一间距区域的所述介质层。


6.根据权利要求1所述的形成方法，其特征在于，在所...

【专利技术属性】
技术研发人员：纪世良，张海洋，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：天津;12