半导体结构形成方法技术

一种半导体结构形成方法，包括：提供衬底及位于衬底上的鳍部，所述衬底包括第一区及与第一区相邻的第二区；在第一区所述鳍部上形成第一伪栅；在第二区所述鳍部上形成填充层；在所述鳍部顶部、所述第一伪栅顶部及侧壁、所述填充层顶部及侧壁上形成阻挡层；在部分所述阻挡层上形成介质层，所述介质层露出位于所述第一伪栅顶部及所述填充层顶部的所述阻挡层表面；采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，在第一区所述介质层内形成凹槽。本发明专利技术有助于保证所述填充层的绝缘性能，从而改善所述半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构形成方法。
技术介绍
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channeleffects)更容易发生。鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。但是，现有技术中半导体结构的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构形成方法，有助于保证所述填充层的绝缘性能，从而改善所述半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构形成方法，包括：提供衬底及位于衬底上的鳍部，所述衬底包括第一区及与第一区相邻的第二区；在第一区所述鳍部上形成第一伪栅；在第二区所述鳍部上形成填充层；在所述鳍部顶部、所述第一伪栅顶部及侧壁、所述填充层顶部及侧壁上形成阻挡层；在部分所述阻挡层上形成介质层，所述介质层露出位于所述第一伪栅顶部及所述填充层顶部的所述阻挡层表面；采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，在第一区所述介质层内形成凹槽。可选的，形成所述填充层的工艺中，沿平行于所述鳍部延伸方向，所述填充层的宽度大于所述第一伪栅的宽度。可选的，所述刻蚀工艺包括：在所述介质层顶部及位于所述填充层顶部的所述阻挡层表面形成第一图形化层；以所述第一图形化层为掩膜，刻蚀去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层。可选的，所述刻蚀工艺为干法刻蚀工艺。可选的，所述刻蚀工艺对所述第一伪栅材料及所述阻挡层材料的刻蚀选择比大于20:1。可选的，所述填充层材料为多晶硅；所述第一伪栅材料为多晶硅。可选的，形成所述凹槽后，还包括：形成填充满所述凹槽的第一栅极膜，所述第一栅极膜覆盖所述介质层顶部及所述阻挡层顶部；去除高于所述介质层顶部的所述第一栅极膜，形成第一栅极。可选的，形成所述凹槽的工艺中，还包括：刻蚀去除部分位于所述第一伪栅侧壁上的所述阻挡层。可选的，采用化学机械研磨工艺去除高于所述介质层顶部的所述第一栅极膜；在所述化学机械研磨工艺过程中，还包括：去除部分所述介质层及部分所述阻挡层，所述第一栅极顶部与位于所述凹槽侧壁上的所述阻挡层顶部齐平。可选的，形成所述凹槽后，且在形成所述第一栅极膜前，还包括：在所述凹槽底部及侧壁上形成第一功函数层。可选的，提供所述衬底的工艺中，所述衬底还包括与所述第一区相邻的第三区，所述第一区位于所述第二区与所述第三区之间；形成第一伪栅的工艺中，还包括：在第三区所述鳍部上形成第二伪栅。可选的，形成所述第一栅极后，还包括：形成保护层，所述保护层覆盖所述第二伪栅顶部、所述第一栅极顶部、所述填充层顶部、所述介质层顶部及所述阻挡层顶部。可选的，所述保护层的材料为氮化硅或氮化钛。可选的，形成所述保护层后，还包括：在部分所述保护层上形成第二图形化层，所述第二图形化层露出位于所述第二伪栅顶部的所述保护层表面；以所述第二图形化层为掩膜，刻蚀去除所述第二图形化层露出的所述保护层及所述第二伪栅，在第三区所述介质层内形成开口。可选的，形成所述开口后，还包括：形成填充满所述开口的第二栅极膜，所述第二栅极膜覆盖所述保护层顶部；去除高于所述保护层顶部的所述第二栅极膜，形成第二栅极。可选的，形成所述开口的工艺中，还包括：刻蚀去除部分位于所述第二伪栅侧壁上的所述阻挡层。可选的，采用化学机械研磨工艺去除高于所述保护层顶部的所述第二栅极膜；在所述化学机械研磨工艺过程中，还包括：去除所述保护层及部分所述介质层，所述第二栅极顶部与所述开口侧壁上的所述阻挡层顶部齐平。与现有技术相比，本专利技术的技术方案具有以下优点：采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，在第一区所述介质层内形成凹槽。相较于采用化学机械研磨工艺，所述刻蚀工艺的整个过程中，所述填充层表面不会暴露在外界环境中，能够避免对所述填充层顶部表面造成损伤，防止在所述填充层顶部表面形成凹陷。因此，本专利技术可避免形成所述凹槽的工艺对所述填充层顶部表面平坦度造成影响，以提高填充层顶部表面的平坦度，从而保证所述填充层的绝缘性能，以提高所述半导体结构的电学性能。附图说明图1及图2是一种半导体结构形成方法各步骤的结构示意图；图3至图12是本专利技术半导体结构形成方法一实施例各步骤的结构示意图。具体实施方式由
技术介绍
可知，现有技术中半导体结构的电学性能仍有待提高。图1及图2是一种半导体结构形成方法各步骤的结构示意图。现结合一种半导体结构形成方法进行分析，参考图1及图2，所述形成方法包括：提供衬底10及位于衬底10上的鳍部20，所述衬底10包括第一区i及与第一区i相邻的第二区ii；在第一区i所述鳍部20上形成第一伪栅31；在第二区ii所述鳍部20上形成填充层40；在所述鳍部20顶部、所述第一伪栅31顶部及侧壁、所述填充层40顶部及侧壁上形成阻挡层50；在部分所述阻挡层50上形成介质层60，所述介质层60露出位于所述第一伪栅31顶部及所述填充层40顶部的所述阻挡层50表面；采用化学机械研磨工艺去除位于所述第一伪栅31顶部的所述阻挡层50。其中，沿平行于所述鳍部20延伸方向，所述填充层40的宽度大于所述第一伪栅31的宽度。此外，提供所述衬底10的工艺中，所述衬底10还包括与所述第一区i相邻的第三区iii，所述第一区i位于所述第二区ii与所述第三区iii之间；形成第一伪栅31的工艺中，还包括：在第三区iii所述鳍部20上形成第二伪栅32。上述方法形成的半导体结构的电学性能差，分析其原因在于：由于采用化学机械研磨工艺去除位于所述第一伪栅31顶部的所述阻挡层50，因此在所述化学机械研磨工艺过程中，位于所述填充层40顶部的所述阻挡层50也会一同被去除。在所述填充层40顶部的所述阻挡层50被研磨去除后，所述填充层40顶部表面暴露在外界环境中。此时，所述化学机械研磨工艺还未停止的话，很容易研磨到所述填充层40顶部表面。由于沿平行于所述鳍部20延伸方向，所述填充层40的宽度大于所述第一伪栅31的宽度，因此所述填充层40更容易受负载效应影响，使所述填充层40顶部表面造成损伤，导致所述填充层40顶部表面平坦度差，在所述填充层40顶部表面形成凹陷70(参考图2)。在所述凹陷70的底部，所述填充层40的厚度过薄，甚至露出所述鳍部20顶部表面，造成所述填充层40的绝缘性能差甚至丧失，因此形成的半导体结构的电学性能差。本专利技术提供的半导体结构形成方法的技术方案中，采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，能够防止损伤所本文档来自技高网...

【技术保护点】
1.一种半导体结构形成方法，其特征在于，包括：/n提供衬底及位于衬底上的鳍部，所述衬底包括第一区及与第一区相邻的第二区；/n在第一区所述鳍部上形成第一伪栅；/n在第二区所述鳍部上形成填充层；/n在所述鳍部顶部、所述第一伪栅顶部及侧壁、所述填充层顶部及侧壁上形成阻挡层；/n在部分所述阻挡层上形成介质层，所述介质层露出位于所述第一伪栅顶部及所述填充层顶部的所述阻挡层表面；/n采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，在第一区所述介质层内形成凹槽。/n

【技术特征摘要】
1.一种半导体结构形成方法，其特征在于，包括：
提供衬底及位于衬底上的鳍部，所述衬底包括第一区及与第一区相邻的第二区；
在第一区所述鳍部上形成第一伪栅；
在第二区所述鳍部上形成填充层；
在所述鳍部顶部、所述第一伪栅顶部及侧壁、所述填充层顶部及侧壁上形成阻挡层；
在部分所述阻挡层上形成介质层，所述介质层露出位于所述第一伪栅顶部及所述填充层顶部的所述阻挡层表面；
采用刻蚀工艺去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层，在第一区所述介质层内形成凹槽。


2.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述填充层的工艺中，沿平行于所述鳍部延伸方向，所述填充层的宽度大于所述第一伪栅的宽度。


3.如权利要求1所述的半导体结构形成方法，其特征在于，所述刻蚀工艺包括：在所述介质层顶部及位于所述填充层顶部的所述阻挡层表面形成第一图形化层；以所述第一图形化层为掩膜，刻蚀去除所述第一伪栅及位于所述第一伪栅顶部的所述阻挡层。


4.如权利要求3所述的半导体结构形成方法，其特征在于，所述刻蚀工艺为干法刻蚀工艺。


5.如权利要求4所述的半导体结构形成方法，其特征在于，所述刻蚀工艺对所述第一伪栅材料及所述阻挡层材料的刻蚀选择比大于20:1。


6.如权利要求1所述的半导体结构形成方法，其特征在于，所述填充层材料为多晶硅；所述第一伪栅材料为多晶硅。


7.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述凹槽后，还包括：形成填充满所述凹槽的第一栅极膜，所述第一栅极膜覆盖所述介质层顶部及所述阻挡层顶部；去除高于所述介质层顶部的所述第一栅极膜，形成第一栅极。


8.如权利要求7所述的半导体结构形成方法，其特征在于，形成所述凹槽的工艺中，还包括：刻蚀去除部分位于所述第一伪栅侧壁上的所述阻挡层。


9.如权利要求8所述的半导体结构形成方法，其特征在于，采用化学机械研磨工艺去除高于所述介质层顶部的所述第一栅极膜；在所述化学机...

【专利技术属性】
技术研发人员：刘中元，赵鹏，马孝田，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31