基于老化制程的硅基OLED残影延缓装置及方法制造方法及图纸

本发明专利技术公开了一种基于老化制程的硅基OLED残影延缓装置及方法，方法包括：老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加老化正电压，向电源引脚COM施加老化负电压；老化阶段2：FPG停止向硅基OLED发送视频信号，依次执行如下操作：操作1)控制OLED正偏；操作2)控制硅基OLED反偏；操作3)控制硅基OLED关闭；将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1；将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束。使像素驱动电路的MOS处于连续变化的高压差，降低Vgs迟滞效应，从延缓残影效果。

【技术实现步骤摘要】
基于老化制程的硅基OLED残影延缓装置及方法
本专利技术属于OLED器件
，更具体地，本专利技术涉及一种基于老化制程的硅基OLED残影延缓装置及方法。
技术介绍
硅基OLED是一种新型显示屏幕，其具有更高亮度、更高对比度。可以很好的使用在VR、AR设备里面。考虑TFT滞回效应以及OLED器件结构寿命、劣化，在高亮度应用场景下，产品显示一段时间后，再切换到低亮画面，人眼会看到很严重的残影现象，影响产品性能。
技术实现思路
本专利技术提供一种基于老化制程的硅基OLED残影延缓装置，旨在延缓硅基OLED残影现象的出现。为了实现上述目的，本专利技术采取的技术方案为：一种基于老化制程的硅基OLED残影延缓装置，所述装置包括：与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与PMIC连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与PMIC连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与PMIC连接，继电器K3的两个常开触点与硅基OLED的电源引脚DVDD/AVDD-IN、AVDD/DVDD-OUT引脚连接；继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与PMIC连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与PMIC连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。为了实现上述目的，本专利技术采取的技术方案为：一种基于老化制程的硅基OLED残影延缓方法，所述方法具体包括如下步骤：老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加大于标准正电压的老化正电压，向电源引脚COM施加大于标准老化负电压的老化负电压；老化阶段2：FPGA停止向硅基OLED发送视频信号，依次执行如下操作：操作1)控制OLED正偏-OLED屏点亮，正偏电压为老化阶段1中的老化正电压；操作2)控制硅基OLED反偏-OLED屏熄屏，反偏电压为硅基OLED击穿电压的70％；操作3)控制硅基OLED关闭；将操作1)、操作2)及操作3)定义为老化小循环，在操作3)结束后，进入操作1)，即进入下一个老化小循环，当老化小循环的执行次数达到次数阈值一后，进入老化阶段1，即进入下一个老化大循环；将老化阶段1及老化阶段2定义为老化大循环，老化大循环的执行次数达到次数阈值二，则硅基OLED的老化制成结束。进一步的，硅基OLED的正偏时长为85％T，硅基OLED的反偏时长为5％T，硅基OLED的关闭时长为10％T。本专利技术提供的基于老化制程的硅基OLED残影延缓方法具有如下有益技术效果：在工厂端的老化制程，利用硅基OLED器件特性，在老化阶段，使OLED器件两端正负电压差进行翻转或，精确计算正导通与反截止各自的时间来达到老化的目的，从而减少OLED器件的残影的现象，使像素驱动电路的MOS处于连续变化的高压差，降低Vgs迟滞效应，从延缓残影效果。附图说明图1为本专利技术实施例提供的基于老化制程的硅基OLED残影延缓装置结构示意图；图2为本专利技术实施例提供的老化控制电路图；图3为本专利技术实施例提供的基于老化制程的硅基OLED残影延缓方法流程图；图4为本专利技术实施例提供的上电时序图；图5为本专利技术实施例提供的关电时序图。具体实施方式下面对照附图，通过对实施例的描述，对本专利技术的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本专利技术的专利技术构思、技术方案有更完整、准确和深入的理解。图1为本专利技术实施例提供的基于老化制程的硅基OLED残影延缓装置结构示意图，为了便于说明，仅示出与本专利技术实施例相关的部分。该装置包括：与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与PMIC连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与PMIC连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与PMIC连接，继电器K3的两个常开触点与硅基OLED的电源引脚DVDD/AVDD-IN、AVDD/DVDD-OUT引脚连接；继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与PMIC连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与PMIC连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。图3为本专利技术实施例提供的基于老化制程的硅基OLED残影延缓方法流程图，该方法具体包括：老化阶段1：FPGA向硅基OLED发送视频信号，同时PMIC向电源引脚VDDP施加大于标准正电压的老化正电压，向电源引脚COM施加大于标准老化负电压的老化负电压；标准正电压是硅基OLED正常显示时的电源引脚VDDP的电压，标准负电压是硅基OLED正常显示时的电源引脚COM的电压；一般情况下，老化负电压及老化正电压对应的电流是硅基OLED正常显示电流的2倍左右。FPGA完成硅基OLED初始化，并完成硅基OLED的上电，上电过程按照设定的上电时序进行，如参照图4，在上电完成后，基于表1来配置电源引脚，老化阶段1的产品点亮，Control_0～Control_4的电平信如表1：表1老化阶段1，Control_0～Control_4的电平信号表Control_0高电平MOSFETQ0导通继电器K1导通Control_1高电平MOSFETQ1导通继电器K2导通Control_2高电平MOSFETQ2导通继电器K3导通Control_3高电平MOSFETQ3导通继电器K4导通Control_4高电平MOSFETQ4导通继电器K5导通本文档来自技高网...

【技术保护点】
1.一种基于老化制程的硅基OLED残影延缓装置，其特征在于，所述装置包括：/n与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：/n继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与PMIC连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；/n继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与PMIC连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；/n继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与PMIC连接，继电器K3的两个常开触点与硅基OLED的电源引脚DVDD/AVDD-IN、AVDD/DVDD-OUT引脚连接；/n继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与PMIC连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；/n继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与PMIC连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。/n...

【技术特征摘要】
1.一种基于老化制程的硅基OLED残影延缓装置，其特征在于，所述装置包括：
与硅基OLED通讯连接的FPGA，PMIC与老化控制电路连接，老化控制电路与硅基OLED的电源引脚连接，其中，老化控制电路如图2所示，该老化控制电路包括：
继电器K1及驱动继电器K1的MOSFET管Q1，Q1的栅极与PMIC连接，继电器K1的两个常开触点与硅基OLEDD的电源引脚VDDP-IN、VDDP-OUT连接；
继电器K2及驱动继电器K2的MOSFET管Q2，Q2的栅极与PMIC连接，继电器K2的两个常开触点与硅基OLED的电源引脚AVDD5-IN、AVDD5-OUT连接；
继电器K3及驱动继电器K3的MOSFET管Q3，Q3的栅极与PMIC连接，继电器K3的两个常开触点与硅基OLED的电源引脚DVDD/AVDD-IN、AVDD/DVDD-OUT引脚连接；
继电器K4及驱动继电器K4的MOSFET管Q4，Q4的栅极与PMIC连接，继电器K4的两个常开触点与硅基OLED的电源引脚COM-IN、COM-OUT引脚连接；
继电器K5及驱动继电器K5的MOSFET管Q5，Q5的栅极与PMIC连接，继电器K5的两个常开触点与硅基OLED的电源引脚VBH-IN、VBH-OUT引脚连接。

【专利技术属性】
技术研发人员：廖庆涛，
申请(专利权)人：安徽熙泰智能科技有限公司，
类型：发明
国别省市：安徽;34