多值忆阻器、多值忆阻器阵列及其制备工艺制造技术

本发明专利技术提供了一种多值忆阻器、多值忆阻器阵列及其制备工艺，包括衬底，相对设置于衬底上的第一电极以及第二电极，所述多值忆阻器还包括设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。本发明专利技术设计具有前窄后宽的忆阻器电极对有助于降低忆阻器导电丝形成的随机性，提高了忆阻器的一致性；导电细丝的个数和外加电压有关，增加了忆阻器的电阻状态数；基于导电丝的忆阻器具有很好的非易失性。

【技术实现步骤摘要】
多值忆阻器、多值忆阻器阵列及其制备工艺
本专利技术属于人工智能
，尤其涉及一种多值忆阻器、多值忆阻器阵列及其制备工艺。
技术介绍
忆阻器是一种具有记忆能力的电阻，其电阻值可以通过外加电压脉冲调节，施加正性脉冲可将忆阻器阻值调大，施加负性脉冲可将其阻值调小。目前，人工智能技术的快速发展对高能效处理数据提出更高要求，类脑芯片模拟人大脑具有杰出的能量效率获得广泛关注。忆阻器作为一种具有记忆功能的电阻，电阻具有可塑性，可以完美模拟生物突触，被认为是实现类脑芯片的最佳选择。平面型忆阻器两金属电极同时布置在功能层上表面或者下表面，便于使用半导体平面工艺制作器件结构。目前众多不同种类的材料被选用作功能层材料，为实现多值忆阻器，通常会通过在功能材料制备过程中引入大量缺陷(氧空位等)来实现。但是，经过十余年的发展，高一致性的非易失多值忆阻器仍未突破。在功能材料制备过程中引入大量缺陷获得的多值忆阻器大多基于界面效应，具有易失性；基于导电丝的非易失忆阻器一般不具有多值性能，且成丝具有随机性，器件一致性差。因此，为了实现非易失多值忆阻器，我们要解决两个问题：一是导电丝出现的随机性，二是导电丝个数的调控。
技术实现思路
本专利技术的目的在于提供一种多值、一致性高的多值忆阻器、多值忆阻器阵列及其制备工艺。为了实现上述目的，本专利技术提供了一种多值忆阻器，包括衬底，相对设置于衬底上的第一电极以及第二电极，所述多值忆阻器还包括设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。作为本专利技术的进一步改进，所述功能层为阻变材料，包括金属氧化物、硫族化合物、钙钛矿中的一种，所述金属氧化物包括氧化铪、氧化钽、氧化钨，所述功能层的厚度为10-200nm。作为本专利技术的进一步改进，所述第一电极和/或第二电极的前端至后端整体呈三角形或半圆形，三角形的顶点或半圆形圆弧的顶点相对设置。作为本专利技术的进一步改进，所述第一电极和/或第二电极的前端至后端整体呈横向设置的等腰三角形，所述第一电极和/或第二电极最近距离范围为10-1000nm，所述等腰三角形的顶角角度为60-120°，腰长1000-5000nm。作为本专利技术的进一步改进，所述第一电极和/或第二电极的材料为金、铂中的一种，厚度为60-100nm。作为本专利技术的进一步改进，所述第一电极和/或第二电极的材料为石墨烯，层数1-5层。作为本专利技术的进一步改进，所述第一电极和/或第二电极为钛金结合层，金层和钛层粘附在一起，金层的厚度为10-20nm，钛层的厚度为1-2nm。作为本专利技术的进一步改进，所述第一电极和第二电极同时位于功能层的上面或下面。本专利技术还提供了一种多值忆阻器阵列，包括衬底，若干横向设置于衬底上的底电极以及若干纵向设置的顶电极，底电极以及顶电极中间设置有绝缘层，所述多值忆阻器阵列中顶电极与底电极交叉之处的设置有与顶电极和底电极电性连接的多值忆阻器，所述多值忆阻器包括相对设置于衬底上的第一电极、第二电极以及设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。作为本专利技术的进一步改进，所述多值忆阻器的第一电极和第二电极分别通过金属接触线与底电极和顶电极连接。作为本专利技术的进一步改进，所述多值忆阻器的第一电极和第二电极后端设置有接触电极，所述接触电极分别通过金属接触线与底电极和顶电极连接，所述接触电极的材料为钛金结合层，金层和钛层粘附在一起，金层的厚度为60-100nm，钛层的厚度为1-3nm。作为本专利技术的进一步改进，所述顶电极和底电极均由两层金属层构成，底层为粘附层，厚度1-3nm，材料为钛，上层为惰性金属层，厚度10-50nm，材料为金或钨。作为本专利技术的进一步改进，所述绝缘层为一厚度60-100nm的图形化绝缘层，材料为二甲苯薄膜或氧化铝薄膜。作为本专利技术的进一步改进，所述衬底为表面具有氧化硅层的硅片或流片回来的CMOS芯片。本专利技术还提供了一种多值忆阻器阵列的制备工艺，包括以下步骤，a、选择表面具有氧化硅层的硅片或者流片回来的CMOS芯片作为衬底，在衬底表面通过光刻工艺、金属沉积工艺和剥离工艺制备阵列金属底电极，金属底电极由两层金属组成，底层为粘附层，厚度1-3nm，材料为钛金属，上层为惰性金属，厚度10-50nm，材料为金或钨；b、在阵列金属底电极表面制备一层厚度为60-100nm的图形化绝缘层，材料为聚对二甲苯薄膜或氧化铝薄膜；c、在绝缘层和衬底表面制作阵列金属顶电极，金属顶电极由两层金属组成，底层为粘附层，厚度1-3nm，，材料为钛金属，上层为惰性金属，厚度10-50nm，材料为金或钨；d、在衬底表面制备多值忆阻器，包括步骤i或ii，i、先制备功能层，功能层的材料选择金属氧化物，所述金属氧化物包括氧化铪、氧化钽或氧化钨，厚度为10-50nm，然后在功能层表面通过光刻工艺、金属沉积工艺和剥离工艺制备第一电极和第二电极，材料为金或铂，厚度为60-100nm，第一电极和第二电极的后端分别延伸至底电极和顶电极。ii、先制备第一电极和第二电极，材料为1-5层石墨烯或钛金结合层，钛为粘附层，厚度1-2nm，金厚度为10-20nm，然后在第一电极和第二电极后端制备接触电极，材料为钛金结合层，钛厚度为1-3nm，金厚度为60-100nm，接触电极分别于顶电极和底电极电性连接，最后制备功能层，功能层位于第一电极和第二电极的表面，材料为钙钛矿或金属氧化物，厚度为50-200nm。与现有技术相比，本专利技术具备以下有益效果：本专利技术设计具有前窄后宽的忆阻器电极对有助于降低忆阻器导电丝形成的随机性，提高了忆阻器的一致性；导电细丝的个数和外加电压有关，增加了忆阻器的电阻状态数；基于导电丝的忆阻器具有很好的非易失性；综上可知本专利技术可实现高一致性非易失多值忆阻器，和以往忆阻器设计相比具有明显优势。另外平面型设计的忆阻器能够借助成熟的半导体平面工艺加工，具有更丰富的工艺条件，其阵列化的实现为后续忆阻器的发展提供了新思路。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术多值忆阻器阵列结构示意图；图2是本专利技术多值忆阻器结构示意图；图3是本专利技术多值忆阻器工作原理示意图；图4是本专利技术第一电极和第二电极组合方式示意图。具体实施方本文档来自技高网...

【技术保护点】
1.一种多值忆阻器，包括衬底，相对设置于衬底上的第一电极以及第二电极，其特征在于：所述多值忆阻器还包括设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。/n

【技术特征摘要】
1.一种多值忆阻器，包括衬底，相对设置于衬底上的第一电极以及第二电极，其特征在于：所述多值忆阻器还包括设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。


2.根据权利要求1所述的多值忆阻器，其特征在于：所述功能层为阻变材料，包括金属氧化物、硫族化合物、钙钛矿中的一种，所述金属氧化物包括氧化铪、氧化钽、氧化钨，所述功能层的厚度为10-200nm。


3.根据权利要求2所述的多值忆阻器，其特征在于：所述第一电极和/或第二电极的前端至后端整体呈三角形或半圆形，三角形的顶点或半圆形圆弧的顶点相对设置。


4.根据权利要求3所述的多值忆阻器，其特征在于：所述第一电极和/或第二电极的前端至后端整体呈横向设置的等腰三角形，所述第一电极和/或第二电极最近距离范围为10-1000nm，所述等腰三角形的顶角角度为60-120°，腰长1000-5000nm。


5.根据权利要求2所述的多值忆阻器，其特征在于：所述第一电极和/或第二电极的材料为金、铂中的一种，厚度为60-100nm。


6.根据权利要求2所述的多值忆阻器，其特征在于：所述第一电极和/或第二电极的材料为石墨烯，层数1-5层。


7.根据权利要求2所述的多值忆阻器，其特征在于：所述第一电极和/或第二电极为钛金结合层，金层和钛层粘附在一起，金层的厚度为10-20nm，钛层的厚度为1-2nm。


8.根据权利要求1所述的多值忆阻器，其特征在于：所述第一电极和第二电极同时位于功能层的上面或下面。


9.一种多值忆阻器阵列，包括衬底，若干横向设置于衬底上的底电极以及若干纵向设置的顶电极，底电极以及顶电极中间设置有绝缘层，其特征在于：所述多值忆阻器阵列中顶电极与底电极交叉之处的设置有与顶电极和底电极电性连接的多值忆阻器，所述多值忆阻器包括相对设置于衬底上的第一电极、第二电极以及设置于衬底上的功能层，所述功能层位于第一电极以及第二电极之间，且第一电极以及第二电极和功能层接触连接，所述第一电极以及第二电极各自包括相对且接近的前端以及互相远离的后端，其中第一电极和/或第二电极自其前端至后端的宽度呈递增趋势。


10.根据权利要求9所述的多值忆阻器阵列，其特征在于：所述多值忆阻器的第一电...

【专利技术属性】
技术研发人员：程传同，李刘杰，陈弘达，黄北举，毛旭瑞，
申请(专利权)人：江苏集萃脑机融合智能技术研究所有限公司，
类型：发明
国别省市：江苏;32