提升SRAM芯片写能力的差分电源电路制造技术

本发明专利技术公开了一种提升SRAM芯片写能力的差分电源电路，包括一个反相器和两个差分虚拟电源产生电路，两个差分虚拟电源产生电路镜像对称，将两个差分虚拟电源产生电路分别称为第一个差分虚拟电源产生电路和第二个差分虚拟电源产生电路，第一个差分虚拟电源产生电路包括第一个或非门、第一个PMOS管、第一个NMOS管、第二个NMOS管和第一个虚拟电源线，第二个差分虚拟电源产生电路包括第二个或非门、第二个PMOS管、第三个NMOS管、第四个NMOS管和第二个虚拟电源线；优点是具有较强的写驱动能力，应用于SRAM芯片时，不会导致SRAM芯片的面积和功耗大幅增加，且不会影响SRAM芯片的保持能力，提高SRAM芯片性能。

【技术实现步骤摘要】
提升SRAM芯片写能力的差分电源电路
本专利技术涉及一种差分电源电路，尤其是涉及一种提升SRAM芯片写能力的差分电源电路。
技术介绍
SRAM(StaticRandomAccessMemory,静态随机存储器)芯片作为最常用的存储器技术，为整个集成电路行业工作了很多年。当采用经典的6管存储单元结构来实现SRAM芯片内的存储阵列时，可以使得整个SRAM芯片具有非常小的面积和非常快的数据存、取速度。因此，在处理器內的高速缓冲、硬碟连接介面的Buffer、手机芯片、或是网通信设备及手提电脑等便携式低功耗电子产品中，它是不二的存储选择。在传统工艺中，同时满足6管存储单元的读、写约束条件非常容易，从而保证了SRAM芯片具有很高的稳定性。但是，随着工艺尺寸的减小，工艺制造变化带来的影响越来越严重。晶体管沟道中掺杂原子的数量、位置的微小波动，版图的结构以及周围拓朴环境都会引起晶体管工艺尺寸参数的变化和各晶体管器件之间的失配。这会导致存储单元的读、写约束越来越偏离正常值，严重影响SRAM芯片的稳定性。而且，随着电源电压的降低，SRAM芯片中存储结点的电荷越来越少，工艺变化和各晶体管器件失配带来的影响会越来越严重，导致6管存储单元很容易发生读、写失败问题。为了提高SRAM芯片的写能力，防止SRAM芯片发生写失败，设计者们提出了各种先进的电路。例如，K.Zhang等人，在国际固态电路会议“InternationalSolid-StateCircuitConference(ISSCC)”上提出了接地电平抬升技术，当SRAM芯片处于写操作或保持状态时，将其内存储阵列所接地的电平抬高，从而提高SRAM芯片的写能力和降低SRAM的静态电流。2011年，K.Kushida等人，在亚洲固态电路会议“AsiaSolid-StateCircuitConference(ASSCC)”上提出了双轨电源电压技术,双轨电源电压技术可以动态的调节SRAM芯片内存储阵列的电压值，即当SRAM芯片进行写操作时，将存储阵列的电压降低，从而提高SRAM芯片的写能力；当SRAM芯片进行读操作时，将存储阵列的电压抬升，从而增加SRAM芯片的读操作稳定性。2018年，T.Suzuki等人，在杂志“JournalofSolid-StateCircits(JSSC)上，提出了字线电压抬升或降低技术。字线电压抬升或降低技术可以动态的调节字线的电压值，即当SRAM芯片进行写操作时，将SRAM芯片内存储阵列的字线的电压抬升，从而提高SRAM芯片的写能力；当SRAM芯片进行读操作时，将SRAM芯片内存储阵列的字线的电压降低，从而增加SRAM芯片读操作稳定性。2011年，S.Mukhopahyay等人，在杂志“IEEETrans.VeryLargeScaleIntegration”上，提出了负位线策略。负位线策略通过改变SRAM芯片内存储阵列的位线电压来提高SRAM芯片的操作容限，即，当SRAM芯片进行写操作时，将电平为0位线拉至负电压值，从而提高与位线连接的传输管的驱动能力，增加SRAM芯片写能力。虽然上述这些电路技术都可以有效的提高SRAM芯片的写能力，但是上述接地电平抬升技术降低了SRAM芯片在保持状态的保持能力，双轨电源电压技术和负位线策略均将导致SRAM芯片面积和整体功耗均大幅度增加，而字线电压抬升或降低技术将导致SRAM芯片面积大幅度增加。由此，上述这些电路技术要么是以较大的硅片面积和功耗牺牲为代价，要么以降低SRAM芯片的保持能力为代价，降低了SRAM芯片的整体性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种提升SRAM芯片写能力的差分电源电路，该差分电源电路具有较强的写驱动能力，应用于SRAM芯片时，不会导致SRAM芯片的面积和功耗大幅增加，且不会影响SRAM芯片的保持能力，提高SRAM芯片的整体性能。本专利技术解决上述技术问题所采用的技术方案为：一种提升SRAM芯片写能力的差分电源电路，包括一个反相器和两个差分虚拟电源产生电路，所述的反相器的输入端接入第一个输入信号，所述的反相器的输出端输出为第一个输入信号的互补信号，两个所述的差分虚拟电源产生电路镜像对称，将两个所述的差分虚拟电源产生电路分别称为第一个差分虚拟电源产生电路和第二个差分虚拟电源产生电路，所述的第一个差分虚拟电源产生电路包括第一个或非门、第一个PMOS管、第一个NMOS管、第二个NMOS管和第一个虚拟电源线，所述的第一个或非门具有第一输入端、第二输入端和输出端，所述的第一个或非门的第一输入端与所述的反相器的输出端连接，所述的第一个或非门的第二输入端作为所述的差分电源电路的第二个输入端，所述的差分电源电路的第二个输入端接入第二个输入信号BL，所述的第一个或非门的输出端分别与所述的第一个PMOS管的栅极和所述的第一个NMOS管的栅极相连，所述的第一个PMOS管的源极与全局电源VDD相连，所述的第一个PMOS管的漏极和所述的第一个NMOS管的漏极均与所述的第一个虚拟电源线的一端相连，所述的第一个NMOS管的源极与所述的第二个NMOS管的漏极相连，所述的第二个NMOS管的栅极、所述的第二个NMOS管的源极均与全局电源VDD相连，所述的第二个NMOS管形成一个二极管结构，所述的第一个虚拟电源线的另一端为差分电源电路的第一个输出端，所述的第二个差分虚拟电源产生电路包括第二个或非门、第二个PMOS管、第三个NMOS管、第四个NMOS管和第二个虚拟电源线，所述的第二个或非门具有第一输入端、第二输入端和输出端，所述的第二个或非门的第一输入端与所述的反相器的输出端连接，所述的第二个或非门的第二输入端作为所述的差分电源电路的第三个输入端，所述的差分电源电路的第三个输入端接入第三个输入信号，第三个输入信号为第二个输入信号的互补信号，所述的第二个或非门的输出端分别与所述的第二个PMOS管的栅极和所述的第三个NMOS管的栅极相连，所述的第二个PMOS管的源极与全局电源VDD相连，所述的第二个PMOS管的漏极和所述的第三个NMOS管的漏极分别与所述的第二个虚拟电源线的一端相连，所述的第三个NMOS管的源极与所述的第四个NMOS管的漏极相连，所述的第四个NMOS管的栅极、所述的第四个NMOS管的源极均与全局电源VDD相连，所述的第四个NMOS管也形成一个二极管结构，所述的第二个虚拟电源线的另一端为差分电源电路的第一个输出端；当所述的差分电源电路应用于SRAM芯片时，所述的差分电源电路的第一个输入端接入SRAM芯片内存储阵列的列选信号，所述的差分电源电路的第二个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的位线相连，所述的差分电源电路的第三个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的反相位线相连，所述的差分电源电路的第一个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第一个电源端相连，所述的差分电源电路的第二个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第二个电源端相连，当SRAM芯片在保持模式下时，所述的第一个虚拟电源线和所述的第二个虚拟电源线的电压均等于全局电源VDD，此时所述的差本文档来自技高网...

【技术保护点】
1.一种提升SRAM芯片写能力的差分电源电路，其特征在于包括一个反相器和两个差分虚拟电源产生电路，所述的反相器的输入端作为所述的差分电源电路的第一个输入端，所述的差分电源电路的第一个输入端接入第一个输入信号，所述的反相器的输出端输出为第一个输入信号的互补信号，两个所述的差分虚拟电源产生电路镜像对称，将两个所述的差分虚拟电源产生电路分别称为第一个差分虚拟电源产生电路和第二个差分虚拟电源产生电路，所述的第一个差分虚拟电源产生电路包括第一个或非门、第一个PMOS管、第一个NMOS管、第二个NMOS管和第一个虚拟电源线，所述的第一个或非门具有第一输入端、第二输入端和输出端，所述的第一个或非门的第一输入端与所述的反相器的输出端连接，所述的第一个或非门的第二输入端作为所述的差分电源电路的第二个输入端，所述的差分电源电路的第二个输入端接入第二个输入信号BL，所述的第一个或非门的输出端分别与所述的第一个PMOS管的栅极和所述的第一个NMOS管的栅极相连，所述的第一个PMOS管的源极与全局电源VDD相连，所述的第一个PMOS管的漏极和所述的第一个NMOS管的漏极均与所述的第一个虚拟电源线的一端相连，所述的第一个NMOS管的源极与所述的第二个NMOS管的漏极相连，所述的第二个NMOS管的栅极、所述的第二个NMOS管的源极均与全局电源VDD相连，所述的第二个NMOS管形成一个二极管结构，所述的第一个虚拟电源线的另一端为差分电源电路的第一个输出端，所述的第二个差分虚拟电源产生电路包括第二个或非门、第二个PMOS管、第三个NMOS管、第四个NMOS管和第二个虚拟电源线，所述的第二个或非门具有第一输入端、第二输入端和输出端，所述的第二个或非门的第一输入端与所述的反相器的输出端连接，所述的第二个或非门的第二输入端作为所述的差分电源电路的第三个输入端，所述的差分电源电路的第三个输入端接入第三个输入信号，第三个输入信号为第二个输入信号的互补信号，所述的第二个或非门的输出端分别与所述的第二个PMOS管的栅极和所述的第三个NMOS管的栅极相连，所述的第二个PMOS管的源极与全局电源VDD相连，所述的第二个PMOS管的漏极和所述的第三个NMOS管的漏极分别与所述的第二个虚拟电源线的一端相连，所述的第三个NMOS管的源极与所述的第四个NMOS管的漏极相连，所述的第四个NMOS管的栅极、所述的第四个NMOS管的源极均与全局电源VDD相连，所述的第四个NMOS管也形成一个二极管结构，所述的第二个虚拟电源线的另一端为差分电源电路的第一个输出端；当所述的差分电源电路应用于SRAM芯片时，所述的差分电源电路的第一个输入端接入SRAM芯片内存储阵列的列选信号，所述的差分电源电路的第二个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的位线相连，所述的差分电源电路的第三个输入端与SRAM芯片内存储阵列的对应的一列的存储单元的反相位线相连，所述的差分电源电路的第一个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第一个电源端相连，所述的差分电源电路的第二个输出端与SRAM芯片内存储阵列的对应的一列的存储单元的第二个电源端相连，当SRAM芯片在保持模式下时，所述的第一个虚拟电源线和所述的第二个虚拟电源线的电压均等于全局电源VDD，此时所述的差分电源电路的第一个输出端和第二个输出端的输出全局电源VDD给SRAM芯片内存储阵列的对应的一列的存储单元提供数据保持电压；当SRAM芯片进行写“0“操作时，所述的第一个虚拟电源线的电压降为VDD-ΔV1，ΔV1为第一个NMOS管和第二个NMOS管上的电压降，而所述的第二个虚拟电源线的电压等于全局电源VDD，此时所述的第一个虚拟电源线和所述的第二个虚拟电源线形成负的差分电压差，提高SRAM芯片的写“0”能力；当SRAM芯片进行写“1“操作时，则所述的第一个虚拟电源线的电压等于全局电源VDD，而所述的第二个虚拟电源线的电压降为VDD-ΔV2，ΔV2为第三个NMOS管和第四个NMOS管上的电压降，此时所述的第一个虚拟电源线和所述的第二个虚拟电源线也形成负的差分电压差，提高SRAM芯片的写“1”能力。/n...

【技术特征摘要】
1.一种提升SRAM芯片写能力的差分电源电路，其特征在于包括一个反相器和两个差分虚拟电源产生电路，所述的反相器的输入端作为所述的差分电源电路的第一个输入端，所述的差分电源电路的第一个输入端接入第一个输入信号，所述的反相器的输出端输出为第一个输入信号的互补信号，两个所述的差分虚拟电源产生电路镜像对称，将两个所述的差分虚拟电源产生电路分别称为第一个差分虚拟电源产生电路和第二个差分虚拟电源产生电路，所述的第一个差分虚拟电源产生电路包括第一个或非门、第一个PMOS管、第一个NMOS管、第二个NMOS管和第一个虚拟电源线，所述的第一个或非门具有第一输入端、第二输入端和输出端，所述的第一个或非门的第一输入端与所述的反相器的输出端连接，所述的第一个或非门的第二输入端作为所述的差分电源电路的第二个输入端，所述的差分电源电路的第二个输入端接入第二个输入信号BL，所述的第一个或非门的输出端分别与所述的第一个PMOS管的栅极和所述的第一个NMOS管的栅极相连，所述的第一个PMOS管的源极与全局电源VDD相连，所述的第一个PMOS管的漏极和所述的第一个NMOS管的漏极均与所述的第一个虚拟电源线的一端相连，所述的第一个NMOS管的源极与所述的第二个NMOS管的漏极相连，所述的第二个NMOS管的栅极、所述的第二个NMOS管的源极均与全局电源VDD相连，所述的第二个NMOS管形成一个二极管结构，所述的第一个虚拟电源线的另一端为差分电源电路的第一个输出端，所述的第二个差分虚拟电源产生电路包括第二个或非门、第二个PMOS管、第三个NMOS管、第四个NMOS管和第二个虚拟电源线，所述的第二个或非门具有第一输入端、第二输入端和输出端，所述的第二个或非门的第一输入端与所述的反相器的输出端连接，所述的第二个或非门的第二输入端作为所述的差分电源电路的第三个输入端，所述的差分电源电路的第三个输入端接入第三个输入信号，第三个输入信号为第二个输入信号的互补信号，所述的第二个或非门的输出端分别与所述的第二个PMOS管的栅极和所述的第三个NMOS...

【专利技术属性】
技术研发人员：温亮，李伟春，冯明奎，朱连利，卫国华，路士兵，
申请(专利权)人：中国人民武装警察部队海警学院，
类型：发明
国别省市：浙江;33