【技术实现步骤摘要】
半导体存储器装置及其制造方法
本公开总体上涉及一种半导体存储器装置及其制造方法,更具体地涉及一种三维半导体存储器装置及其制造方法。
技术介绍
半导体存储器装置可以包括具有多个存储器单元的存储器单元阵列。为了提高存储器单元的集成度,已经提出了三维半导体存储器装置。三维半导体存储器装置包括以三维布置的存储器单元。为了提高集成度,可以增加垂直层叠在基板上的存储器单元的数量。然而,随着单元层数的增加,三维半导体存储器装置的结构稳定性和三维半导体存储器装置的制造工艺的稳定性会降低。另外,当存在更多层时,用于形成单层器件或具有若干层的器件的一些工艺导致缺陷。
技术实现思路
在本公开的实施方式中,一种用于形成半导体装置的方法包括:形成具有多个层叠的层的层叠结构;通过蚀刻层叠结构在层叠结构中形成具有第一深度的多个阶梯沟槽,每个阶梯沟槽具有相对的第一阶梯侧壁和第二阶梯侧壁,第一阶梯侧壁和第二阶梯侧壁各自具有多个阶梯;在层叠结构的顶表面上方形成具有硬掩模材料的蚀刻停止图案,该蚀刻停止图案包括露出多个阶梯沟槽的一部分的多个开口;在蚀刻停止图案上方形成第一光致抗蚀剂图案,该光致抗蚀剂图案填充开口的第一部分并露出开口的第二部分;以及使用蚀刻停止图案作为蚀刻掩模来蚀刻开口的第二部分,以将通过开口的第二部分露出的阶梯沟槽的底部延伸到低于第一深度的第二深度。在实施方式中,半导体装置具有单元区和接触区。蚀刻开口的第二部分形成第一凹槽,并且多个阶梯沟槽中的第一阶梯沟槽设置在第一凹槽与单元区之间。从开口的第一部分去除第 ...
【技术保护点】
1.一种用于形成半导体装置的方法,该方法包括以下步骤:/n形成具有多个层叠的层的层叠结构;/n通过蚀刻所述层叠结构来在所述层叠结构中形成具有第一深度的多个阶梯沟槽,所述多个阶梯沟槽中的每一个具有相对的第一阶梯侧壁和第二阶梯侧壁,所述第一阶梯侧壁和所述第二阶梯侧壁各自具有多个阶梯;/n在所述层叠结构的顶表面上方形成具有硬掩模材料的蚀刻停止图案,所述蚀刻停止图案包括露出所述多个阶梯沟槽的一部分的多个开口;/n在所述蚀刻停止图案上方形成第一光致抗蚀剂图案,所述第一光致抗蚀剂图案填充所述开口的第一部分并露出所述开口的第二部分;以及/n使用所述蚀刻停止图案作为蚀刻掩模来蚀刻所述开口的所述第二部分,以将通过所述开口的所述第二部分露出的所述阶梯沟槽的底部延伸到低于所述第一深度的第二深度。/n
【技术特征摘要】
20190315 KR 10-2019-00301571.一种用于形成半导体装置的方法,该方法包括以下步骤:
形成具有多个层叠的层的层叠结构;
通过蚀刻所述层叠结构来在所述层叠结构中形成具有第一深度的多个阶梯沟槽,所述多个阶梯沟槽中的每一个具有相对的第一阶梯侧壁和第二阶梯侧壁,所述第一阶梯侧壁和所述第二阶梯侧壁各自具有多个阶梯;
在所述层叠结构的顶表面上方形成具有硬掩模材料的蚀刻停止图案,所述蚀刻停止图案包括露出所述多个阶梯沟槽的一部分的多个开口;
在所述蚀刻停止图案上方形成第一光致抗蚀剂图案,所述第一光致抗蚀剂图案填充所述开口的第一部分并露出所述开口的第二部分;以及
使用所述蚀刻停止图案作为蚀刻掩模来蚀刻所述开口的所述第二部分,以将通过所述开口的所述第二部分露出的所述阶梯沟槽的底部延伸到低于所述第一深度的第二深度。
2.根据权利要求1所述的方法,其中,所述半导体装置包括单元区和接触区,并且
其中,蚀刻所述开口的所述第二部分形成第一凹槽,并且所述多个阶梯沟槽中的第一阶梯沟槽设置在所述第一凹槽与所述半导体装置的所述单元区之间。
3.根据权利要求2所述的方法,该方法还包括以下步骤:
从所述开口的所述第一部分去除所述第一光致抗蚀剂图案;
形成覆盖所述第一凹槽的第二光致抗蚀剂图案;以及
使用所述蚀刻停止图案和所述第二光致抗蚀剂图案作为蚀刻掩模来蚀刻所述开口的第三部分。
4.根据权利要求3所述的方法,其中,蚀刻所述开口的第三部分的步骤包括以下步骤:形成与所述第一凹槽相邻的第二凹槽,所述第二凹槽的深度大于所述第一凹槽的深度。
5.根据权利要求4所述的方法,其中,蚀刻所述开口的第三部分的步骤包括以下步骤:形成与所述第二凹槽相邻的第三凹槽,所述第三凹槽的深度大于所述第二凹槽的深度。
6.根据权利要求1所述的方法,其中,所述蚀刻停止图案的所述多个开口在第一方向上延伸,并且所述多个阶梯沟槽在与所述第一方向垂直的第二方向上延伸。
7.根据权利要求1所述的方法,其中,所述层叠结构包括...
【专利技术属性】
技术研发人员:李南宰,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。