电子设备及其控制方法技术

本发明专利技术的实施方式提供一种能够确保安全性而进行调试的电子设备及其控制方法。实施方式的电子设备具备第1处理器、非易失性的第1存储器、易失性的第2存储器和命令执行电路。第1存储器存储第1处理器所执行的程序。第2存储器包括存储从第1存储器读出的程序的第1区域、以及存储程序所参照的数据的第2区域。命令执行电路对从外部设备供给的第2存储器的改写命令进行认证，如果改写命令的认证成功，则执行改写命令。

【技术实现步骤摘要】
电子设备及其控制方法本申请基于日本专利申请2019－45133号(申请日：2019年3月12日)主张优先权，这里引用其全部内容。
本专利技术的实施方式涉及电子设备及其控制方法。
技术介绍
在电子设备故障的情况下，有时制造者对故障的原因进行解析(也称作调试，debug)。电子设备为了调试用而存储有日志(称作调试日志)。为了调试，制造者需要将故障的电子设备回收，从电子设备将调试日志读出。为了调试日志的读出而需要调试用接口。调试用接口在电子设备的出货前能够为了制造阶段的动作检查而使用，但在出货时被设为不能使用。例如在植入设备等中，除了通常的固件以外还准备能够使用调试用接口的特殊的调试用固件。制造者将回收后的电子设备的固件更新为调试用固件。由此，调试用接口成为能够使用，调试日志成为能够读出，执行调试。另外，调试用固件不仅能够使用调试用接口，还将通常被设为无效的功能设为有效。在调试用固件自身或安装着调试用固件的电子设备流出的情况下，发生不能确保电子设备的安全性的问题。为了防止该问题，可以考虑为了使得能够由调试用固件使用调试用接口而进行用户认证。但是，由于用于认证的口令被植入在调试用固件中，所以如果调试用固件流出而固件被解析，则口令被获知，并没有解决问题。
技术实现思路
本专利技术的实施方式提供一种能够确保安全性而进行调试的电子设备及其控制方法。实施方式的电子设备具备第1处理器、非易失性的第1存储器、易失性的第2存储器和命令执行电路。第1存储器存储第1处理器所执行的程序。第2存储器包括存储从第1存储器读出的程序的第1区域、以及存储程序所参照的数据的第2区域。命令执行电路对从外部设备供给的第2存储器的改写命令进行认证，如果改写命令的认证成功，则执行改写命令。附图说明图1是表示第1实施方式的电子设备的结构的一例的框图。图2是表示第1实施方式的电子设备的第2CPU的功能结构的一例的框图。图3(a)、图3(b)是表示第1实施方式的电子设备的第1CPU和第2CPU的地址映射的一例的图。图4是表示第1实施方式的电子设备的第2CPU的引导(boot)处理的一例的流程图。图5是表示第1实施方式的电子设备的数据改写动作的一例的流程图。图6是表示第1实施方式的电子设备的调试动作的一例的流程图。图7是表示第2实施方式的电子设备的第2CPU的功能结构的一例的框图。图8是表示第2实施方式的电子设备的固件变更动作的一例的流程图。图9是表示第3实施方式的电子设备的结构的一例的框图。图10是表示第3实施方式的电子设备的第2CPU的功能结构的一例的框图。图11(a)、图11(b)是表示第3实施方式的电子设备的第1CPU和第2CPU的地址映射的一例的图。图12是表示第3实施方式的电子设备的数据改写动作的一例的流程图。具体实施方式以下，参照附图说明实施方式。以下的说明是例示用来将实施方式的技术的思想具体化的装置及方法的，实施方式的技术的思想并不限定于以下说明的构成要素的构造、形状、配置、材质等。本领域技术人员能够容易地想到的变形当然包含在本专利技术的范围中。为了使说明变得更明确，也有在图中将各要素的尺寸、厚度、平面尺寸或形状等相对于实际的实施方式变更而示意地表示的情况。也有在多个图中包含相互的尺寸的关系或比率不同的要素的情况。也有在多个图中对于对应的要素赋予相同的标号而省略重复的说明的情况。有对几个要素赋予多个称呼的情况，但这些称呼的例子只不过是例示，不是否定对这些要素赋予其他称呼。此外，关于没有被赋予多个称呼的要素，并不是否定赋予其他称呼。另外，在以下的说明中，“连接”不仅是直接连接，还指经由其他要素连接。[第1实施方式]实施方式的电子设备对怎样的电子设备都能够应用，但作为第1实施方式，说明由使用闪速存储器等的非易失性半导体存储器的固态硬盘驱动器(简称作SolidStateDrive：SSD)构成的存储装置20的例子。图1表示包括存储装置20和主机装置10的信息处理系统的一例。[设备结构]存储装置20具备作为存储介质的闪速存储器24和控制器22。闪速存储器24由例如NAND型的闪速存储器构成，但并不限于NAND型的闪速存储器，也可以使用其他的非易失性半导体存储器。主机装置10既可以是将大量且多种多样的数据保存在存储装置20中的服务器(也称作存储服务器)，也可以是内置存储装置20的个人计算机。存储装置20既可以内置在主机装置10中，如图1所示，也可以经由线缆或网络与主机装置10连接。控制器22例如由SoC(System－on－chip：芯片上系统)构成。控制器22构成为，将数据向闪速存储器24写入并从闪速存储器24将数据读出。控制器22具备通过系统总线33相互连接的主机I/F电路26、第1CPU28、寄存器28A、第2CPU30、寄存器30A、第1RAM32、第2RAM34、第1ROM36、第2ROM38及NANDI/F电路40。闪速存储器24与NANDI/F电路40连接。另外，第1RAM32和第2RAM34也可以作为不是经由系统总线33、而是经由本地总线或专用总线与第1CPU28和第2CPU30分别连接的紧密连接存储器TCM(Tightly－CoupledMemory)实现。主机I/F电路26与主机装置10之间的接口可以使用例如SmallComputerSystemInterface(SCSI)(注册商标)、PCIExpress(注册商标)(也称作PCIe(注册商标))、SerialAttachedSCSI(SAS)(注册商标)、SerialAdvancedTechnologyAttachment(SATA)(注册商标)、NonVolatileMemoryExpress(NVMe(注册商标))、UniversalSerialBus(USB)(注册商标)等的标准，但并不限定于这些。第1CPU28对向闪速存储器24的用户数据的写入和从闪速存储器24的用户数据的读出等的存储装置20的通常的动作进行控制。在存储装置20中，有将用户数据原样(以明文的原状)向闪速存储器24写入的非加密机型、和将用户数据在存储装置20的内部中加密后向闪速存储器24写入的加密机型的2种。实施方式既可以作为非加密机型也可以作为加密机型实现，但作为一例假设作为加密机型实现。在此情况下，第1CPU28也进行加密处理和解密处理。进而，第1CPU28为了存储装置20的调试，将存储装置20的日志(也称作调试日志)也向闪速存储器24写入。调试日志也作为日志文件向闪速存储器24写入。调试日志包括例如日志事件的发生源、日期、时刻、日志的种类、注释等。第2CPU30对第1CPU28用的RAM的改写进行控制。第2CPU30是安全性能比第1CPU28高的CPU。例如，将第2CPU30通过安全性较高的引导(安全引导：secureboot)引导，确保了安全性。另外，也可以代替第2CPU3本文档来自技高网...

【技术保护点】
1.一种电子设备，/n具备：/n第1处理器；/n非易失性的第1存储器，存储上述第1处理器执行的程序；/n易失性的第2存储器，包括存储从上述第1存储器读出的上述程序的第1区域、和存储上述程序所参照的数据的第2区域；以及/n命令执行电路，对从外部设备供给的上述第2存储器的改写命令进行认证，在上述改写命令的认证成功时，执行上述改写命令。/n

【技术特征摘要】
20190312 JP 2019-0451331.一种电子设备，
具备：
第1处理器；
非易失性的第1存储器，存储上述第1处理器执行的程序；
易失性的第2存储器，包括存储从上述第1存储器读出的上述程序的第1区域、和存储上述程序所参照的数据的第2区域；以及
命令执行电路，对从外部设备供给的上述第2存储器的改写命令进行认证，在上述改写命令的认证成功时，执行上述改写命令。


2.如权利要求1所述的电子设备，
上述第2存储器由包括上述第1区域的第3存储器和包括上述第2区域的第4存储器构成。


3.如权利要求1所述的电子设备，
还具备安全性能比上述第1处理器高的第2处理器，上述第2处理器具备上述命令执行电路。


4.如权利要求3所述的电子设备，
上述第2处理器能够执行安全引导处理。


5.如权利要求1所述的电子设备，
上述第1存储器包括存储上述程序的第3区域和存储上述电子设备的日志数据的第4区域；
上述第2存储器存储表示是否许可从上述第4区域读出上述日志数据的控制数据；
上述改写命令具备将存储在上述第2存储器中的上述控制数据的值改写为表示许可从上述第4区域读出上述日志数据的值的命令。


6.如权利要求5所述的电子设备，
上述第1存储器由包括上述第3区域的第5存储器和包括上述第4区域的第6存储器构成。


7.如权利要求5所述的电子设备，
上述控制数据的初始值表示不许可从上述第4区域读出上述日志数据。


8.如权利要求5所述的电子设备，
上述控制数据具备表示是否许可输出上述日志数据的接口的使用的数据。


9.如权利要求1所述的电子设备，
上述第1存储器包括存储上述程序的第3区域和存储上述电子...

【专利技术属性】
技术研发人员：山田菜穗子，神户友树，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP