具有电介质支撑柱的多层三维存储器装置及其制造方法制造方法及图纸

一种多层三维存储器阵列包含竖直堆叠的绝缘层和导电层的多个交替堆叠。包含存储器膜和半导体通道的存储器堆叠结构延伸穿过所述交替堆叠。所述交替堆叠形成为绝缘层和牺牲材料层的交替堆叠，且随后通过用导电层替换所述牺牲材料层来修改。用所述导电层替换所述牺牲材料层期间的结构支撑由所述存储器堆叠结构和电介质支撑柱结构提供。所述电介质支撑柱结构可仅针对包含第一绝缘层和第一间隔物材料层的第一层交替堆叠的第一层结构形成，或可在多个层上方竖直地延伸。可在所述交替堆叠中形成阶梯式表面之前或之后形成所述电介质支撑柱结构。

【技术实现步骤摘要】
【国外来华专利技术】具有电介质支撑柱的多层三维存储器装置及其制造方法相关申请本申请要求2018年10月17日提交的第62/747,047号美国临时申请以及2019年2月15日提交的第16/276,952号和第16/276,996号美国非临时专利申请的优先权，且这些文献的全部内容以引用的方式并入本文中。
本公开大体上涉及半导体装置的领域，且确切地说涉及一种具有电介质支撑柱的三维存储器装置及其制造方法。
技术介绍
在T.Endoh等人的标题为“具有堆叠环绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell)”(IEDM学报(2001)33-36)的论文中公开了每单元具有一个位的三维竖直NAND串。
技术实现思路
根据本公开的一方面，提供一种三维半导体装置，所述三维半导体装置包括：第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；存储器堆叠结构，其竖直地延伸穿过存储器阵列区中的交替堆叠的每一层；所述第一层交替堆叠和所述第二层交替堆叠的阶梯式表面，其位于邻近于存储器阵列区的台阶区中；以及第一层电介质支撑柱结构，其延伸穿过第一层交替堆叠的下伏于阶梯式表面的部分，其中所述电介质支撑柱结构中的每一个的高度随着距存储器阵列区的横向距离而减小。根据另一实施例，一种三维半导体装置包括：第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；存储器阵列区，其包含竖直地延伸穿过第一层交替堆叠和第二层交替堆叠的每一层的存储器堆叠结构；台阶区，其包含第一层交替堆叠的第一阶梯式表面和第二层交替堆叠的第二阶梯式表面；电介质支撑柱结构，其基本上由至少一种电介质材料组成且延伸穿过第一层交替堆叠而不延伸穿过第二层交替堆叠的任何层；以及复合支撑柱结构，其包括半导体材料部分且延伸穿过第一层交替堆叠的所有层并穿过第二阶梯式表面。根据另一实施例，一种形成半导体结构的方法包括：在衬底上方形成第一绝缘层和第一间隔物材料层的第一层交替堆叠；在第一台阶区中穿过第一层交替堆叠形成处理中电介质支撑柱结构；在第一层交替堆叠和处理中支撑柱结构上方形成第二绝缘层和第二牺牲材料层的第二层交替堆叠；图案化第二层交替堆叠和第一层交替堆叠以形成第一层交替堆叠上的第一阶梯式表面和第二层交替堆叠上的第二阶梯式表面，其中所述处理中电介质支撑柱结构竖直地侧支凹进以提供包括至少一种电介质材料且延伸穿过第一层交替堆叠并具有不同高度的电介质支撑柱结构；在存储器阵列区中形成竖直地延伸穿过第一层交替堆叠和第二层交替堆叠的每一层的存储器堆叠结构；以及用第一导电层和第二导电层替换第一间隔物材料层和第二间隔物材料层的剩余部分。根据另一实施例，一种三维半导体装置包括：第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；存储器阵列区，其包含竖直地延伸穿过第一层交替堆叠和第二层交替堆叠的每一层的存储器堆叠结构；台阶区，其包含第一层交替堆叠的第一阶梯式表面和第二层交替堆叠的第二阶梯式表面；以及电介质支撑柱结构，其基本上由至少一种电介质材料组成且定位于台阶区内，其中电介质支撑柱结构中的一个延伸穿过第一层交替堆叠的所有层和第二层交替堆叠的至少一最底部层，且在第一层交替堆叠的最顶部层的层级处具有比第二层交替堆叠的最底部层的层级处大的横向范围。根据另一实施例，一种形成半导体结构的方法包括：在衬底上方形成第一绝缘层和第一间隔物材料层的第一层交替堆叠；在第一层交替堆叠上方形成第二绝缘层和第二牺牲材料层的第二层交替堆叠；形成至少从包含第二层交替堆叠的最顶部表面的水平平面至少向包含第一层交替堆叠的最底部表面的水平平面竖直地延伸的层间支撑开口，其中所述层间支撑开口中的每一个在第一层交替堆叠的最顶部层的层级处具有比第二层交替堆叠的最底部层的层级处大的横向范围；在层间支撑开口中形成电介质支撑柱结构；通过在形成电介质支撑柱结构之前或之后图案化第一层交替堆叠和第二层交替堆叠来形成第一层交替堆叠上的第一阶梯式表面和第二层交替堆叠上的第二阶梯式表面；在存储器阵列区中形成竖直地延伸穿过第一层交替堆叠和第二层交替堆叠的每一层的存储器堆叠结构；以及用第一导电层和第二导电层替换第一间隔物材料层和第二间隔物材料层的剩余部分。附图说明图1A是根据本公开的第一实施例在半导体衬底上形成半导体装置、下部层级电介质层、下部金属互连结构和处理中源极层级材料层之后的第一示例性结构的竖直横截面图。图1B是图1A的第一示例性结构的俯视图。铰合的竖直平面A-A'是图1A的竖直横截面图的平面。图1C是沿着图1B的竖直平面C-C'的处理中源极层级材料层的放大图。图2是根据本公开的实施例在形成第一绝缘层和第一间隔物材料层的第一层交替堆叠之后的第一示例性结构的竖直横截面图。图3是根据本公开的实施例在图案化第一台阶区、第一逆向阶梯式电介质材料部分和层间电介质层之后的第一示例性结构的竖直横截面图。图4A是根据本公开的实施例在形成第一层存储器开口和第一层支撑开口之后的第一示例性结构的竖直横截面图。图4B是图4A的第一示例性结构的水平横截面图。铰合的竖直平面A-A'对应于图4A的竖直横截面图的平面。图5是根据本公开的实施例在形成各种牺牲填充结构之后的第一示例性结构的竖直横截面图。图6是根据本公开的实施例在形成第二绝缘层和第二间隔物材料层的第二层交替堆叠、第二阶梯式表面和第二逆向阶梯式电介质材料部分之后的第一示例性结构的竖直横截面图。图7A是根据本公开的实施例在形成第二层存储器开口和第二层支撑开口之后的第一示例性结构的竖直横截面图。图7B是沿着图7A的水平平面B-B'的第一示例性结构的水平横截面。铰合的竖直平面A-A'对应于图7A的竖直横截面图的平面。图8是根据本公开的实施例在形成层间存储器开口和层间支撑开口之后的第一示例性结构的竖直横截面图。图9A-9D示出根据本公开的实施例在形成存储器开口填充结构期间的存储器开口的循序竖直横截面图。图10是根据本公开的实施例在形成存储器开口填充结构和支撑柱结构之后的第一示例性结构的竖直横截面图。图11A是根据本公开的实施例在形成第一触点层级电介质层和背侧沟槽之后的第一示例性结构的竖直横截面图。图11B是沿着图11A的水平平面B-B'的第一示例性结构的水平横截面。铰合的竖直平面A-A'对应于图11A的竖直横截面图的平面。图12是根据本公开实施例在形成背侧沟槽间隔物之后的第一示例性结构的竖直横截面图。图13A-13E示出根据本公开的实施例在形成源极层级材料层期间的存储器开口填充结构和背侧沟槽的循序竖本文档来自技高网...

【技术保护点】
1.一种三维半导体装置，其包括：/n第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；/n第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；/n存储器阵列区，其包含竖直地延伸穿过所述第一层交替堆叠和所述第二层交替堆叠的每一层的存储器堆叠结构；/n台阶区，其包含所述第一层交替堆叠的第一阶梯式表面和所述第二层交替堆叠的第二阶梯式表面；/n电介质支撑柱结构，其基本上由至少一种电介质材料组成且延伸穿过所述第一层交替堆叠，而不延伸穿过所述第二层交替堆叠的任何层；以及/n复合支撑柱结构，其包括半导体材料部分且延伸穿过所述第一层交替堆叠的所有层并穿过所述第二阶梯式表面。/n

【技术特征摘要】
【国外来华专利技术】20181017 US 62/747,047;20190215 US 16/276,952;20191.一种三维半导体装置，其包括：
第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；
第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；
存储器阵列区，其包含竖直地延伸穿过所述第一层交替堆叠和所述第二层交替堆叠的每一层的存储器堆叠结构；
台阶区，其包含所述第一层交替堆叠的第一阶梯式表面和所述第二层交替堆叠的第二阶梯式表面；
电介质支撑柱结构，其基本上由至少一种电介质材料组成且延伸穿过所述第一层交替堆叠，而不延伸穿过所述第二层交替堆叠的任何层；以及
复合支撑柱结构，其包括半导体材料部分且延伸穿过所述第一层交替堆叠的所有层并穿过所述第二阶梯式表面。


2.根据权利要求1所述的三维半导体装置，其进一步包括上覆于所述第一阶梯式表面和所述第二阶梯式表面的逆向阶梯式电介质材料部分，其中所述复合支撑柱结构延伸穿过所述逆向阶梯式电介质材料部分。


3.根据权利要求2所述的三维半导体装置，其中所述复合支撑柱结构中的每一个具有在上覆于所述第二层交替堆叠的最顶部层的相同水平平面内的顶部表面。


4.根据权利要求2所述的三维半导体装置，其中所述电介质支撑柱结构具有随着距所述存储器阵列区的横向距离减小的不同高度。


5.根据权利要求4所述的三维半导体装置，其中所述电介质支撑柱结构中的每一个突出到所述第一阶梯式表面上方，且包含由所述逆向阶梯式电介质材料部分横向环绕的相应上部部分。


6.根据权利要求2所述的三维半导体装置，其进一步包括：
第一字线触点通孔结构，其延伸穿过所述逆向阶梯式电介质材料部分且接触所述第一导电层中的相应一个；以及
第二字线触点通孔结构，其延伸穿过所述逆向阶梯式电介质材料部分且接触所述第二导电层中的相应一个。


7.根据权利要求2所述的三维半导体装置，其中所述逆向阶梯式电介质材料部分从所述第一层交替堆叠内的最底部绝缘层的表面连续地延伸到所述第二层交替堆叠内的最顶部绝缘层的表面，始终具有均质组成，具有位于所述第二层交替堆叠的最顶部表面处或上覆于所述最顶部表面的顶部表面，上覆于所述电介质支撑柱结构，且横向环绕所述复合支撑柱结构。


8.根据权利要求1所述的三维半导体装置，其中：
所述电介质支撑柱结构的底部表面和所述复合支撑柱结构的底部表面定位于第一水平平面内；且
所述存储器堆叠结构的底部部分接触下伏于所述第一水平平面的源极接触层。


9.根据权利要求1所述的三维半导体装置，其中所述存储器堆叠结构中的每一个包括相应存储器膜和相应竖直半导体通道。


10.根据权利要求9所述的三维半导体装置，其中：
所述存储器膜中的每一个包括包含电荷存储层和隧穿电介质的层堆叠；且
所述复合支撑柱结构中的每一个包括包含具有与所述电荷存储层相同的组成和相同的厚度的第一电介质材料层和具有与所述隧穿电介质相同的组成和相同的厚度的第二电介质材料层的层堆叠。


11.根据权利要求9所述的三维半导体装置，其中所述复合支撑柱结构中的每一个的所述半导体材料部分包括具有与所述竖直半导体通道相同的材料组成的半导体材料。


12.根据权利要求1所述的三维半导体装置，其进一步包括位于所述第一层交替堆叠和所述第二层交替堆叠之间的绝缘顶盖层，其中所述存储器堆叠结构和所述复合支撑柱结构中的每一个在所述绝缘顶盖层的层级处具有比所述第一层交替堆叠内的最顶部层的层级处且比所述第二层交替堆叠内的最底部层的层级处大的横向范围。


13.一种三维半导体装置，其包括：
第一绝缘层和第一导电层的第一层交替堆叠，其位于衬底上方；
第二绝缘层和第二导电层的第二层交替堆叠，其位于所述第一层交替堆叠上方；
存储器堆叠结构，其竖直地延伸穿过存储器阵列区中的所述交替堆叠的每一层；
所述第一层交替堆叠和所述第二层交替堆叠的阶梯式表面，其位于邻近于所述存储器阵列区的台阶区中；以及
第一层电介质支撑柱结构，其延伸穿过所述第一层交替堆叠的下伏于所述阶梯式表面的部分，其中所述电介质支撑柱结构中的每一个的高度随着距所述存储器阵列区的横向距离而减小。


14.一种形成半导体结构的方法，其包括：
在衬底上方形成第一绝缘层和第一间隔物材料层的第一层交替堆叠；
在第一台阶区中穿过所述第一层交替堆叠形成处理中电介质支撑柱结构；
在所述第一层交替堆叠和所述处理中支撑柱结构上方形成第二绝缘层和第二牺牲材料层的第二层交替堆叠；
图案化所述第二层交替堆叠和所述第一层交替堆叠以形成所述第一层交替堆叠上的第一阶梯式表面和所述第二层交替堆叠上的第二阶梯式表面，其中所述处理中电介质支撑柱结构竖直地侧支凹进以提供包括至少一种电介质材料且延伸穿过所述第一层交替堆叠并具有不同高度的电介质支撑柱结构；
在存储器阵列区中形成竖直地延伸穿过所述第一层交替堆叠和所述第二层交替堆叠的每一层的存储器堆叠结构；以及
用第一导电层和第二导电层替换所述第一间隔物材料层和第二间隔物材料层的剩余部分。


15.根据权利要求14所述的方法，其进一步包括穿过所述第一层交替堆叠和所述第二阶梯式表面形成复合支撑柱结构，其中所述复合支撑柱结构中的每一个包括相应半导体材料部分。


16.根据权利要求14所述的方法，其进一步包括在所述第一层交替堆叠上的所述第一阶梯式表面和所述第二层交替堆叠上的所述第二阶梯式表面上方形成逆向阶梯式电介质材料部分，其中所述逆向阶梯式电介质材料部分接触所述电介质支撑柱结构。


17.根据权利要求16所述的方法，其进一步包括：
在所述存储器阵列区中穿过所述第二层交替堆叠和所述第一层交替堆叠形成存储器开口；
穿过所述逆向阶梯式电介质材料部分、所述第二层交替堆叠的下伏于所述第二阶梯式表面的区，和所述第一层交替堆叠形成层间支撑开口；以及
同时在所述存储器开口中形成存储器开口填充结构以及在所述层间支撑开口中形成复合支撑柱结构，其中所述存储器开口填充结构中的每一个包括所述存储器堆叠结构中的相应一个。


18.根据权利要求17所述的方法，其进一步包括：
在形成所述第二层交替堆叠之前穿过所述第一层交替堆叠形成第一层支撑开口；
在所述第一层支撑开口中形成牺牲支撑开口填充结构；
用所述处理中电介质支撑柱结构替换所述牺牲支撑开口填充结构的第一子组；
在所述牺牲开口填充结构的第二子组上方穿过所述第二层交替堆叠形成第二层支撑开口；以及
从所述第二层支撑开口下面移除所述牺牲支撑开口填充结构，其中形成所述层间支撑开口。


19.根据权利要求18所述的方法，其进一步包括：
在形成所述第二层交替堆叠之前在所述存储器阵列区中穿过所述第一层交替堆叠形成第一层存储器开口，其中所述第一层存储器开口延伸到比所述第一层支撑开口更大的深度；
在所述第一层存储器开口中形成包括与所述牺牲支撑开口填充结构相同的材料的牺牲存储器开口填充结构；以及
在所述牺牲存储器开口填充结构上方穿过所述第二层交替堆叠形成第二层存储器开口；以及
从所述第二层存储器开口下面移除所述牺牲存储器开口填充结构，其中形成所述存储器开口。


20.根据权利要求14所述的方法，其中所述第二层交替堆叠和所述第一层交替堆叠的图案化包括：
在所述第二层交替堆叠上方施加可修整蚀刻掩模层；以及
迭代地重复蚀刻所述第一层交替堆叠和所述第二层交替堆叠内的至少一...

【专利技术属性】
技术研发人员：大津义孝，野泽庆，藤田野手子，北条直人，田中吉伸，伊藤广一，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US