一种低钳位内嵌降容二极管的新型可控硅器件制造技术

一种低钳位内嵌降容二极管的新型可控硅器件，包括可控硅模块、二极管模块，可控硅模块与二极管模块形成于硅衬底的异质外延层上，可控硅模块与二极管模块分别采用深槽DTI隔离。本发明专利技术产品解决了集成二极管的可控硅器件钳位电压高的问题，获得一种在同等面积和同等电容下，钳位电压更低的器件。

【技术实现步骤摘要】
一种低钳位内嵌降容二极管的新型可控硅器件
本技术属于半导体
，涉及半导体元器件设计技术，尤其涉及一种内嵌降容二极管的新型可控硅器件。
技术介绍
IC芯片(IntegratedCircuitChip)是将大量的微电子元器件（晶体管、电阻、电容等）形成的集成电路放在一块塑基上，做成一块芯片。IC制造工艺制程不断缩小，集成电路的面积也朝小型化发展，使得集成电路对于外界的ESD、浪涌事件的防御能力日趋脆弱，目前普遍的解决方案是在IC核心电路处并联具有过压保护能力的半导体保护器件，并且对保护器件提出了更高的要求，一方面核心电路的工作电压不断降低，栅氧的击穿电压下降，如果保护器件的钳位电压高于栅氧击穿电压，在保护器件开启后会导致核心电路提前烧坏，另一方面终端电子产品的传输速率不断提高，集成电路工作频率逐渐增加，ESD保护器件的寄生电容对IC电路的影响增大，当器件的电容超过电路可接纳的最大电容值时将影响传输信号完整性，因此要选用寄生电容较小ESD保护器件，并满足电路ESD保护要求。在半导体保护器件领域，可控硅(SiliconControlledRectifier，可控硅)是一种效率最高的ESD保护器件，它能从低电流高电压状态转换为高电流低电压状态，由于该器件内部有正反馈回路，导通后电流不断被放大，ESD电流的泄放路径很深，因此具有非常强大的ESD电流泄放能力和开启后良好的低阻特性。近几年对于低电容保护器件的研究主体为二极管器件、可控硅器件及集成这两类器件的改进结构。如图1所示，由于器件的ESD鲁棒性与寄生电容之间往往存在矛盾，因此在设计器件时，应当慎重考虑两方面因素，在保证IC电路可以正常工作的前提下为IC电路提供可靠高效的ESD防护。换言之，对于低电容ESD器件的研究，一方面是优化器件的寄生电容，但更重要的是提高低电容防护器件的ESD鲁棒性。目前很多保护器件结构是在可控硅器件上集成二极管，如图1是现有的可控硅低容器件等效电路示意图，图中两个二极管具有击穿电压高，电容低的特点，当二极管与可控硅器件串联后，器件电容有大幅度下降，但是串联的二极管由于存在较高的导通电阻，增大了集成器件的钳位电压，因此如何折衷低电容和低钳位特性是一个亟待解决的问题。
技术实现思路
本技术目的在于：提供一种低钳位内嵌降容二极管的新型可控硅器件，以解决集成二极管的可控硅器件钳位电压高的问题，获得一种在同等面积和同等电容下，钳位电压更低的器件。本专利技术目的通过下述方案实现：一种低钳位内嵌降容二极管的新型可控硅器件，制备在硅衬底上，包括可控硅模块、二极管模块，可控硅模块与二极管模块形成于硅衬底的异质外延层上，可控硅模块与二极管模块分别采用深槽DTI隔离，其中：所述的可控硅模块，由P型重掺杂区SP、N型阱区（Nwell）、P型阱区（Pwell）、N型重掺杂区SN组成，其中，SP/Nwell/Pwell构成寄生的PNP结构，Nwell/Pwell/SN构成寄生的NPN结构，由于寄生NPN管的基极和寄生PNP管集电极相连，即前者的基极电流等于后者的集电极电流，当寄生PNP管和寄生NPN管同时处于放大状态时，体内电流不断被放大，正向反馈不断增加,泄放电流能力增强；所述的二极管模块，形成于阱中，由SP、SN引出，该阱可为P型掺杂或者N型掺杂，若为P型掺杂，选择与Pwell相同或不同的工艺条件，若为N型掺杂，选择与Nwell相同或不同的工艺条件；在可控硅模块中，Nwell里SN端根据需要可选择浮空或者作为控制电极引出，当为控制电极时，通过外加电压或者电流来控制可控硅结构的响应时间和开启电压等特性；所述的二极管模块与可控硅模块通过金属连接电极，其中，二极管模块的阱中的SN端与可控硅模块的Nwell里的SP连接形成信号端口IO，二极管模块的阱中的SP端与可控硅模块中Pwell里的SN、SP连接形成接地端GND，所述的可控硅模块和二极管模块通过金属连接形成信号端到地端的ESD保护。具体的，所述Nwell中依序注入为SN一、SP一和SN二，且SN一和SN二相连通作为控制电极引出；所述的Pwell中依序注入SN三、SP二和SN四，且SN三、SP二和SN四与二极管模块中的SP共同为接地端。为方便制备且结构简化，二极管模块中的SN，Nwell中SN一、SN二，以及Pwell中SN三和SN四结构相同，掺杂浓度相同；二极管模块中的SP与可控硅模块中的SP一、二结构相同，掺杂浓度相同。可控硅模块中Nwell的SP不仅是可控硅的阳极，同时SP与Nwell形成的PN结具有低电容特性，即在可控硅内部嵌入了一个正向开关二极管。本专利技术中，信号端口IO到地端GND的电容与Nwell中的SP的有效注入面积、Nwell的掺杂浓度直接相关，即：电容与SP的有效注入面积成正比，与Nwell的掺杂浓度成反比；GND端到IO端的浪涌或静电被作为负向开关管的二极管模块吸收。在上述方案基础上，所述的Nwell、Pwell为控制触发电压的关键层，当两个阱的注入剂量较小，杂质浓度较低时，寄生的PNP或者NPN易穿通形成低触发电压；当两个阱的注入剂量较大时，触发电压为雪崩击穿电压，阱的浓度越浓，阱距离越近，触发电压越小。本专利技术可以增加一个触发结或者增加一栅极接地的NMOS管（GGNmos）。所述的触发结注入在Nwell中，位于Nwell和Pwell的交界面，并且不再与Nwell中的SN相连。当所述的触发结注入在Nwell中，为N型重掺杂杂质区时，触发结与Pwell的雪崩击穿决定可控硅的触发电压；当触发结注入为P型重掺杂杂质区时，触发结与Nwell的雪崩击穿决定可控硅的触发电压。进一步，可增加GGNmos替代触发结区域，利用MOS中寄生二极管的雪崩击穿来决定器件的触发电压。在上述方案基础上，所述的硅衬底可为SOI衬底，在衬底上有氧化埋层，该SOI衬底可为N型或者P型衬底，与之对应，外延层为N型高阻外延，或P型高阻外延，二极管模块、Nwell和Pwell形成于外延层上。在上述方案基础上，所述的硅衬底为SOI衬底，在衬底上有氧化埋层，并在Nwell中，位于Nwell和Pwell的交界面，增加一触发结注入。在上述方案基础上，所述的硅衬底也可选用二次外延层，硅衬底为高浓度的N型或者P型掺杂区，一次外延层为N型掺杂，二次外延层为P型掺杂。进一步的，可控硅模块为纵向结构，一P型埋层、N型埋层注入在一次外延层上，P型沟槽自P型埋层经二次外延层引出；及N型沟槽自N型埋层经二次外延层引出，所述的P型沟槽为深槽中填入P型掺杂的POLY，N型沟槽为深槽中填入N型掺杂的POLY，由SP、Nwell、P型埋层和P型沟槽引出构成寄生的PNP器件；由Nwell、P型二次外延层、N埋层以及N型沟槽引出构成寄生的NPN器件。本专利技术的优越性在于：提供了一种低钳位内嵌降容二极管的新型可控硅器件，解决了集成二极管的可控硅器件钳位电压高的问题，获得一种在同等面积和同等电容下，钳位电压更低的器件。<本文档来自技高网...

【技术保护点】
1.一种低钳位内嵌降容二极管的新型可控硅器件，制备在硅衬底（100）上，特征在于包括可控硅模块、二极管模块，可控硅模块与二极管模块形成于硅衬底的异质外延层上，可控硅模块与二极管模块分别采用深槽DTI隔离，其中：/n所述的可控硅模块，由P型重掺杂区（SP）、N型阱区（Nwell）、P型阱区（Pwell）、N型重掺杂区（SN）组成，其中，SP/Nwell/Pwell构成寄生的PNP结构，Nwell/Pwell/SN构成寄生的NPN结构，由于寄生NPN 管的基极和寄生PNP 管集电极相连，即前者的基极电流等于后者的集电极电流，当寄生PNP管和寄生NPN管同时处于放大状态时，体内电流不断被放大，正向反馈不断增加,泄放电流能力增强；/n所述的二极管模块，形成于阱中，由SP、SN引出，该阱可为P型掺杂或者N型掺杂，若为P型掺杂，选择与Pwell相同或不同的工艺条件，若为N型掺杂，选择与Nwell相同或不同的工艺条件；/n在可控硅模块中，Nwell里SN端选择浮空或者作为控制电极引出，当为控制电极时，通过外加电压或者电流来控制可控硅结构的响应时间和开启电压等特性；/n所述的二极管模块与可控硅模块通过金属连接电极，二极管模块的阱中的SN端与可控硅模块的Nwell里的SP连接形成信号端口IO，二极管模块的阱中的SP端与可控硅模块中Pwell里的SN、SP连接形成接地端GND，所述的可控硅模块和二极管模块通过金属连接形成信号端到地端的ESD保护。/n...

【技术特征摘要】
1.一种低钳位内嵌降容二极管的新型可控硅器件，制备在硅衬底（100）上，特征在于包括可控硅模块、二极管模块，可控硅模块与二极管模块形成于硅衬底的异质外延层上，可控硅模块与二极管模块分别采用深槽DTI隔离，其中：
所述的可控硅模块，由P型重掺杂区（SP）、N型阱区（Nwell）、P型阱区（Pwell）、N型重掺杂区（SN）组成，其中，SP/Nwell/Pwell构成寄生的PNP结构，Nwell/Pwell/SN构成寄生的NPN结构，由于寄生NPN管的基极和寄生PNP管集电极相连，即前者的基极电流等于后者的集电极电流，当寄生PNP管和寄生NPN管同时处于放大状态时，体内电流不断被放大，正向反馈不断增加,泄放电流能力增强；
所述的二极管模块，形成于阱中，由SP、SN引出，该阱可为P型掺杂或者N型掺杂，若为P型掺杂，选择与Pwell相同或不同的工艺条件，若为N型掺杂，选择与Nwell相同或不同的工艺条件；
在可控硅模块中，Nwell里SN端选择浮空或者作为控制电极引出，当为控制电极时，通过外加电压或者电流来控制可控硅结构的响应时间和开启电压等特性；
所述的二极管模块与可控硅模块通过金属连接电极，二极管模块的阱中的SN端与可控硅模块的Nwell里的SP连接形成信号端口IO，二极管模块的阱中的SP端与可控硅模块中Pwell里的SN、SP连接形成接地端GND，所述的可控硅模块和二极管模块通过金属连接形成信号端到地端的ESD保护。


2.根据权利要求1所述的低钳位内嵌降容二极管的新型可控硅器件，特征在于，所述Nwell中依序注入为SN一、SP一和SN二，且SN一和SN二相连通作为控制电极引出；所述的Pwell中依序注入SN三、SP二和SN四，且SN三、SP二和SN四与二极管模块中的SP共同为接地端。


3.根据权利要求1或2所述的低钳位内嵌降容二极管的新型可控硅器件，特征在于，特征在于，可控硅模块中Nwell的SP不仅是可控硅的阳极，同时SP与Nwell形成的PN结具有低电容特性，即在可控硅内部嵌入了一个正向开关二极管。


4.根据权利要求2所述的低钳位内嵌降容二极管的新型可控硅器件，特征在于，特征在于，二极管模块中的SN，Nwell中SN一、SN二，以及Pwell中SN三和SN四结构相同，掺杂浓度相同；二极管模块中的SP与可控硅模块中的SP一、二结构相同，掺杂浓度相同。


5.根据权利要求4所述的低钳位内嵌降容二极管的新型可控硅器件，特征在于，所述的Nwell、Pwell为控制触发电压的关键层，当两个阱的注入剂量较小，杂质浓度较低时，寄生的PNP或者NPN易穿通形成低触发电压；当两个阱的注入剂量较大时，触发电压为雪崩击穿电压，阱的浓度越浓，阱距离...

【专利技术属性】
技术研发人员：吕海凤，赵德益，王允，张啸，蒋骞苑，
申请(专利权)人：上海维安半导体有限公司，
类型：新型
国别省市：上海;31